JPS62257215A - 非同期信号同期化回路 - Google Patents
非同期信号同期化回路Info
- Publication number
- JPS62257215A JPS62257215A JP10146486A JP10146486A JPS62257215A JP S62257215 A JPS62257215 A JP S62257215A JP 10146486 A JP10146486 A JP 10146486A JP 10146486 A JP10146486 A JP 10146486A JP S62257215 A JPS62257215 A JP S62257215A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- input data
- basic
- basic clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 3
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は非同期信号同期化回路に関し、特に従属同Ｉｇ
１方式をとる￥Ａ置において非同期信号を同期化する算
量！１１１信号同ｍ化回路に閏する。
１方式をとる￥Ａ置において非同期信号を同期化する算
量！１１１信号同ｍ化回路に閏する。
先泉且韮
従来、この種の非同期信号を同期化する方式では、従属
同明方式において非同期信号を基本タロツクに同期化す
る必要があるので、伝播遅延や環境条件等の不確定な要
因により非同期化された入力データを人手を介して調整
し、この調整された入力データを基本クロックによりサ
ンプリングして基本タロツクに同期した出力データを発
生させていた。
同明方式において非同期信号を基本タロツクに同期化す
る必要があるので、伝播遅延や環境条件等の不確定な要
因により非同期化された入力データを人手を介して調整
し、この調整された入力データを基本クロックによりサ
ンプリングして基本タロツクに同期した出力データを発
生させていた。
このような従来の同期化方式では、人手を介して非同期
信号を同期化していたので、装置を敷設する毎に、又、
装置構成を変える毎に算量）１信号の同期化を行わなけ
ればならず、工事性や保守性において難点が生じるとい
う欠点があり、場合によっては非同期信号の同期化が不
可能になる危険性も生じるという欠点があった。
信号を同期化していたので、装置を敷設する毎に、又、
装置構成を変える毎に算量）１信号の同期化を行わなけ
ればならず、工事性や保守性において難点が生じるとい
う欠点があり、場合によっては非同期信号の同期化が不
可能になる危険性も生じるという欠点があった。
発明の目的
本発明は上記のような従来のらのの欠点を除去すべくな
されたもので、人手を介することなく自動的に、かつ最
適に算量１ｌｌｌ信号を同期化することができる非同期
信号同期化回路を提供することを目的とする。
されたもので、人手を介することなく自動的に、かつ最
適に算量１ｌｌｌ信号を同期化することができる非同期
信号同期化回路を提供することを目的とする。
発明の構成
本発明による非同期信号同期化回路は、入力クロックと
同期した入力データを基本タロツクによりサンプリング
して前記基本クロックに同期した出力データを発生させ
る非同期信号同期化回路であって、前記入力クロックと
前記基本クロックとの比較結果に応じて前記入力データ
を遅延させてサンプリングするようにしたことを特徴と
する。
同期した入力データを基本タロツクによりサンプリング
して前記基本クロックに同期した出力データを発生させ
る非同期信号同期化回路であって、前記入力クロックと
前記基本クロックとの比較結果に応じて前記入力データ
を遅延させてサンプリングするようにしたことを特徴と
する。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、非同期信号同期化回路は予め定められたビッ
トだけ信号を遅延する遅延回路１゜２と、セレクタ３，
４と、基本クロック源５と、入力りＯツク１２０位相と
基本クロック１５の位相とを比較する位相差比較回路６
とにより構成されている。
において、非同期信号同期化回路は予め定められたビッ
トだけ信号を遅延する遅延回路１゜２と、セレクタ３，
４と、基本クロック源５と、入力りＯツク１２０位相と
基本クロック１５の位相とを比較する位相差比較回路６
とにより構成されている。
位相差比較回路６は選択信号１６によってセレクタ４で
選択された入力クロック１２と基本クロック源５から出
力される基本クロック１５どの位相差を常旧比較してい
る。尚、初期設定時には、セレクタ３．４は選択信号１
６によって遅延回路１．２を経由しない入力データバス
１１と入力クック１２とを夫々選択して出力データバス
１３と出力クロック１４とに出力ザる。その竣、入力ク
ロック１２ど基本りＯツク１５との間で同期化を必要と
すべき位相関係を位相差比較回路６が検出すると、位相
差比較回路６は選択信号１６によってセレクタ３．４が
遅延回路１，２を人々経由した入力データバス１１と入
力クロック１２とを選択して夫々出力データバス１３と
出力クロック１４とに出力するようにさせる。即ら遅延
回路１゜２によって入力データバス１１と入力クロック
１２とを最適時間分だけ遅延させることによって、同期
化のためのタイミング補正を行うことができる。 第２
崗は本発明の一実施例のタイムチャートである。図に示
すように、入力データバス１１の入力データと入力クロ
ック１２とが基本クロック１５の位相とずれてオーバラ
ップ（パルスの重なり、第２図斜線部）を示す時、これ
を位相差比較回路６が検出すると、選択信＠１６により
セレクタ３．４は遅延回路１，２で夫々遅延された入力
データパスコ１０入カデークと入力り０ツク１２とを選
択する。この遅延された入力データは基本クロック１５
の立ら上りに応じて行われるサンプリングに対して安定
したデータを供給し、これによりセレクタ３は基本クロ
ック１５と同期した出力データを出力データバス１３に
出力することになる。遅延された入力クロック１２は前
述のオーバラップをクリアしたことを示し、又、位相差
比較回路６はこの時点から遅延された入力クロック１２
と基本クロック１５どの位相差を常時比較することどな
り、遅延された入力クロック１２と基本クロック１５と
の間にオーバラップを検出すると再度上述の動作を行う
。
選択された入力クロック１２と基本クロック源５から出
力される基本クロック１５どの位相差を常旧比較してい
る。尚、初期設定時には、セレクタ３．４は選択信号１
６によって遅延回路１．２を経由しない入力データバス
１１と入力クック１２とを夫々選択して出力データバス
１３と出力クロック１４とに出力ザる。その竣、入力ク
ロック１２ど基本りＯツク１５との間で同期化を必要と
すべき位相関係を位相差比較回路６が検出すると、位相
差比較回路６は選択信号１６によってセレクタ３．４が
遅延回路１，２を人々経由した入力データバス１１と入
力クロック１２とを選択して夫々出力データバス１３と
出力クロック１４とに出力するようにさせる。即ら遅延
回路１゜２によって入力データバス１１と入力クロック
１２とを最適時間分だけ遅延させることによって、同期
化のためのタイミング補正を行うことができる。 第２
崗は本発明の一実施例のタイムチャートである。図に示
すように、入力データバス１１の入力データと入力クロ
ック１２とが基本クロック１５の位相とずれてオーバラ
ップ（パルスの重なり、第２図斜線部）を示す時、これ
を位相差比較回路６が検出すると、選択信＠１６により
セレクタ３．４は遅延回路１，２で夫々遅延された入力
データパスコ１０入カデークと入力り０ツク１２とを選
択する。この遅延された入力データは基本クロック１５
の立ら上りに応じて行われるサンプリングに対して安定
したデータを供給し、これによりセレクタ３は基本クロ
ック１５と同期した出力データを出力データバス１３に
出力することになる。遅延された入力クロック１２は前
述のオーバラップをクリアしたことを示し、又、位相差
比較回路６はこの時点から遅延された入力クロック１２
と基本クロック１５どの位相差を常時比較することどな
り、遅延された入力クロック１２と基本クロック１５と
の間にオーバラップを検出すると再度上述の動作を行う
。
このように入力クロック１２の位相と基本クロック１５
０位相とを比較して同期化を必要とするという比較結果
を得た場合、基本クロック１５によるサンプリングタイ
ミングに入力データパスコ１を遅延して安定したデータ
を供給することによって、算量Ｉｎ （ｍ号を同期化す
る際のタイミング補正を人手を介することなく自動的に
、又、システム毎に最適のタイミング補正行うことがで
き、より効率的に非同期信号の同期化を行うことができ
る。
０位相とを比較して同期化を必要とするという比較結果
を得た場合、基本クロック１５によるサンプリングタイ
ミングに入力データパスコ１を遅延して安定したデータ
を供給することによって、算量Ｉｎ （ｍ号を同期化す
る際のタイミング補正を人手を介することなく自動的に
、又、システム毎に最適のタイミング補正行うことがで
き、より効率的に非同期信号の同期化を行うことができ
る。
発明の詳細
な説明したように本発明によれば、入力クロックと基本
クロックとの比較結果に応じて入力データな遅延して、
基本クロックによるサンプリングタイミング時に安定し
たデータを供給することによって、人手を介することな
く自動的に、かつ最適に非同期信号を同期づることがで
きる算量１ｇｌ信号同期化回路を提供することができる
という効果がある。
クロックとの比較結果に応じて入力データな遅延して、
基本クロックによるサンプリングタイミング時に安定し
たデータを供給することによって、人手を介することな
く自動的に、かつ最適に非同期信号を同期づることがで
きる算量１ｇｌ信号同期化回路を提供することができる
という効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図ｔ
！本発明の一実施例のタイムヂャ−１〜である。 主要部分の符号の説明 １．２・・・・・・遅延回路 ３．４・・・・・・セレクタ ５・・・・・・基本クロック源 ６・・・・・・位相差比較回路
！本発明の一実施例のタイムヂャ−１〜である。 主要部分の符号の説明 １．２・・・・・・遅延回路 ３．４・・・・・・セレクタ ５・・・・・・基本クロック源 ６・・・・・・位相差比較回路
Claims (1)
- 入力クロックと同期した入力データを基本クロックによ
りサンプリングして前記基本クロックに同期した出力デ
ータを発生させる非同期信号同期化回路であって、前記
入力クロックと前記基本クロックとの比較結果に応じて
前記入力データを遅延させてサンプリングするようにし
たことを特徴とする非同期信号同期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146486A JPS62257215A (ja) | 1986-05-01 | 1986-05-01 | 非同期信号同期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146486A JPS62257215A (ja) | 1986-05-01 | 1986-05-01 | 非同期信号同期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62257215A true JPS62257215A (ja) | 1987-11-09 |
Family
ID=14301430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10146486A Pending JPS62257215A (ja) | 1986-05-01 | 1986-05-01 | 非同期信号同期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62257215A (ja) |
-
1986
- 1986-05-01 JP JP10146486A patent/JPS62257215A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000354029A (ja) | 同期クロックを発生させるための回路 | |
| US6621882B2 (en) | Method and apparatus for adjusting the clock delay in systems with multiple integrated circuits | |
| KR970024568A (ko) | 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법 | |
| US6359483B1 (en) | Integrated circuit clock distribution system | |
| JP2003208400A (ja) | クロック切替回路 | |
| JPS62257215A (ja) | 非同期信号同期化回路 | |
| EP1024625B1 (en) | Transmission timing adjusting circuit and method | |
| JP3001836B2 (ja) | ディジタル位相同期回路 | |
| JP2803596B2 (ja) | クロック位相調整回路 | |
| JPH05336091A (ja) | バス通信システム | |
| JPH0219044A (ja) | 位相調整回路 | |
| KR0121155Y1 (ko) | 망 동기장치의 신호 불연속 방지회로 | |
| JPH08330932A (ja) | 同期回路制御装置 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH0423637A (ja) | データ受信装置 | |
| JPH03255743A (ja) | ビット同期回路 | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| JPH0522277A (ja) | 同期回路 | |
| SU1561098A1 (ru) | Устройство дл восстановлени информации | |
| JPH08256138A (ja) | クロック抽出回路 | |
| JPH04257139A (ja) | ディジタル信号送受信回路 | |
| JPS5836088A (ja) | パルス同期回路 | |
| JPH05211438A (ja) | ディジタルｐｌｌ装置 | |
| JPH01260943A (ja) | 通信端末装置 | |
| JPS59138168A (ja) | 音声位相自動補正装置 |