JPS62245784A - ２信号同時記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘリカルスキャン形ビデオテープレコーダに
係り、特に立体画記録に好適な２信号同時記録再生装置
に関するものである。

〔従来の技術〕

立体テレビジョンは、よく知られているように２台のテ
レビカメラで１つの被写体を少し違った角度で写した時
の受像をそれぞれ左右別々の眼に見えるようにし、立体
感を感じさせるものである。

上記した２台のテレビカメラの信号を記録・再生する従
来の装置は、特開昭５７−１１９５８４号に記載のよう
に、録画時左、石像を１フィールド毎に交互に記録し、
再生時に１フィールド毎に欠落する左、石像の信号を、
フィールドメモリを用いて２フィールドずつ同じ映像を
出力することで、フリッカのない再生画像を得ていた。

〔発明が解決しようとする問題点〕

上記従来技術は左、石像を１フィールド毎に交互に記録
するため信号の連続性の点について配慮がされておらず
、被写体の動きが速い場合に不自然な再生画になる問題
があった。また、記録時１フィールド毎に欠落した信号
を、再生時フィールドメモリを用いてフィールド同一映
像を出力するため１重直方向の解像度が妻に劣化し、立
体画像で得られる臨場感を損ねるという問題があった。

本発明の目的は、上記した従来技術の欠点をなくし、２
チヤンネルの信号を一つのＶＴＲで記録する場合でも、
その各々のチャンネルの再生画質が１チヤンネルのみの
信号を記録したＶＴＲに劣らぬ再生画質を提供すること
にある。

〔問題点をＭ決するための手段〕

上記目的は、記録時に２チヤンネルの信号をフィールド
メモリを用い１フィールド毎に各々約斗に時間軸圧縮し
１時間軸圧縮した信号を１フィールド毎に交互にＶＴＲ
に供給し、ＶＴＲでは通常の約２倍の速度で回転させた
シリンダにより記録・再生し、再生した信号をフィール
ドメモリを用いて約２倍に時間軸伸長することにより達
成される。

〔作用〕

記録時に２チヤンネルの信号を１フィールド毎に各々約
１／２に時間軸圧縮することで、並列で入力される２チ
ヤンネルの信号を、時間軸に対して信号を欠落させるこ
となく直列の信号にする。記録信号を斗に時間軸圧縮す
ることで信号の周波数は２倍になるが、シリンダの回転
を２倍速にすることで、磁気テープに記録する記録波長
を従来と同じにする。再生信号は２チャンネルの信号が
各々約７に時間軸圧縮された信号が交互に到来するが、
フィールドメモリを用いることにより、２チヤンネルの
信号を各々約２倍に伸長して元の信号に戻し、並列に出
力することができるので、誤動作することはない。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。

第１図において、１，２は信号形式変換回路、３はＶＴ
Ｒ，４は第１の信号入力端子、５は第２の信号入力端子
、６はＶＴＲの第１の入力端子、７は第３の信号が入力
されるＶＴＲの第２の入力端子、８はＶＴＲの第１の出
力端子、９はＶＴＲの第２の出力端子、１０は第１の信
号出力端子、１１は第２の信号出力端子、１２は通常モ
ードと２チャンネル同時記録を切り替える制御信号入力
端子、１３．１４は時間軸圧縮回路、１５，１６，１８
，２５，２９．３１はスイッチ回路、１７はＶＴＲの記
録処理回路。

１９．２０はビデオヘッド、２１は磁気ヘッド１９．２
０が取付けられている回転シリンダ。

２１は磁気テープ、２３はシリンダの回転速度を検出す
る検出器（以下ＦＧと略す）、２４は分周器、２６はシ
リンダの回転速度の誤差検出回路、２７はシリンダを回
転させるドライバ。

２８はＶＴＲの再生処理回路、３０は時間軸伸長回路で
ある。

２チャンネル同時記録を行なわない場合は、制御信号入
力端子１２から入力される制御信号により、スイッチ回
路１６，２５．２９が各々図示とは逆の端子に接続され
る。ＶＴＲの第２の入力端子である７から入力される通
常の映像信号はスイッチ回路１６．記録処理回路１７、
ＲＥＣ−ＰＢで切り替わるスイッチ回路１８を介してビ
デオヘッド１９．２０により磁気テープ２２に記録され
る。再生時、スイッチ回路１８は図示と逆の端子に接続
され、ビデオヘッド１９．２０からの再生信号はスイッ
チ回路１８を介して再生処理回路２８に供給される。

再生処理された映像信号は、スイッチ回路２９を介して
第２の出力端子９に出力される。シリンダ２１は、シリ
ンダの回転速度を検出するＦＧ２３と回転速度誤差検出
回路２６で検出した誤差信号を、シリンダを駆動するド
ライバに帰還し、シリンダを一定速度で回転させている
２次に２チヤンネルの信号を同時に記録する場合を第２
図、第３図を併用して説明する。スイッチ回路１６，２
５．２９は、制御信号入力端子９から入力される制御信
号により図示するように接続される。入力端子４から第
２図（Ａ）に示す第１の信号が、入力端子５か（Ｂ）に
示す第２の信号が入力される。入力端子４から入力され
た第１の信号（Ａ）は１時間軸圧縮回路１３で１フィー
ルド毎に時間軸圧縮され、（ａ）に示すようになる。こ
れは、各フィールド間に１フイ一ルド期間Ｔ　ｖ　’の
間隔を持つようになる。入力端子５から入力された第２
の信号（Ｂ）は、（ｂ）に示すように、第１の信号（ａ
）の無信号区間に信号が出力されるよう時間軸圧縮回路
１４で１フィールド毎に時間軸圧縮される６時間軸圧縮
された第１の信号（ａ）及び第２の信号（ｂ）はスイッ
チ回路１５で１フィールド毎に選択され、（Ｄ）に示す
ように連続した信号となる。この信号は入力端子６より
入力され、スイッチ回路１６、記録処理回路１７．スイ
ッチ回路１８．ビデオヘッド１９．２０を介して磁気テ
ープ２２に記録される。ここで、１／２に時間軸圧縮さ
れた映像信号は帯域が２倍になっているため、記録処理
回路１７の少なくとも輝度信号の周波数変調器のキャリ
ア周波数、及び７０２の副搬送波周波数発振器の発振周
波数を２倍にするように入力端子１２の制御信号で制御
されている。また、磁気テープ２２に記録できる信号の
周波数は、ビデオヘッドとテープの速対速度できまって
いる。２倍の帯域を記録するため。

シリンダの回転速度検出用ＦＧ２３の出力を分局器２４
で十分層したのを回転速度誤差検出器２６で検出し、シ
リンダを回転させるドライバに供給してシリンダを２倍
の速度で同軸させる。

これにより、ビデオヘッドとテープの速対速度が２倍に
なるため、２倍の帯域をもつ信号を記録できる。

再生時は、ビデオヘッド１９．２０により磁気テープ２
２から再生された信号はスイッチ回路１８．再生処理回
路２８．スイッチ２９を介して時間軸伸長回路３０に供
給される。この信号は時間軸伸長回路３０及びスイッチ
回路３１により、記録時に行なった時間軸圧縮と逆の動
作で、２チヤンネルの信号に復元される。

第３図に記録時の信号形式変換回路１の一例を示す、第
３図において、４１ａ、４１ｂはＡ／Ｄ変換器、４２ａ
、４２ｂは同期信号分離回路、４３ａ、４３ｂはＰ　Ｌ
　Ｌ　（Ｐａｇｅ　ＬｏｃｋｅｄＬｏｏｐ）回路、４４
ａ、４４ｂはメモリ書き込み制御回路、４５ａ、４５ｂ
はメモリ、４６ａ。

４６ｂ、４７ａ、４７ｂ、４８ａ、４８ｂは。

フィールドメモリ、４９はスイッチ回路、５０はＤ／Ａ
変換器、５１は発振器、５２，５４は分周器、５３はメ
モリ読み出し制御回路、５５ａ、５５ｂは分周器、５６
ａ、５６ｂは位相比較器である。動作を第４図、第５図
、第６図を用いて説明する。入力端子４に入力された映
像信号はＡ／Ｄ変換器４１ａによりディジタル信号に変
換される。サンプリング周波数は例えば４ｆｓｃ　（ｆ
ｓｃは副搬送波周波数）であり、同期信号分離回路４２
ａで入力信号のｆ）Ｉ（ｆｌｌは１水平走査周波数）を
ＰＬＬ回路４３ａで９１０倍して作っている。メモリ４
５ａへの書き込みは。

書き込み制御回路４４ａで制御されており、メモリ４６
ａ、４７ａ、４８ａに１フィールドずつ順次書き込んで
いる。メモリ４５ａの読み出しクロックは、Ｍｘｆｖ（
ｆｖは１水平走査周波数）で発振する発振器５１の発振
周波数を用いている。この周波数は４ｆｓｃで書き込ん
だ信号を店に時間軸圧縮するため８ｆｓｃである。メモ
リ４６ａ、４６ｂ、４７ａ、４７ｂ、４８ａｐ４８ｂの
読み出し順序を決める信号及びスイッチ回路４９を制御
する信号は、ＭＸｆｖ　の周波数で発振する発振器５１
の周波数を分局器５２で２／Ｍ分周した信号から作られ
ている。メモリ４５ａ、４５ｂから読み出された信号は
スイッチ回路４９で連続した信号となり、Ｄ／Ａ変換器
５０でアナログ信号に変換されてＶＴＲの第１の入力端
子６に供給される。

第４図に読み出し制御回路５２に設けられているメモリ
選択用制御信号とスイッチ回路制御信号発生部の一例を
、第５図にその動作を示すタイムチャートを示し説明す
る。第４図において５６２は分周器、６３〜６８はシフ
トレジスタ、６９〜７４は排他的論理和回路（以下ＥＯ
Ｒ回路と略記）、７５〜８０はＦＯＲ回路６９〜７４の
各々の出力端子である。分周器５２の出力は１発振器５
１の発振周波数ＭＸｆＶを２１Ｍ分周したものであり第
５図（Ｅ）に示す０分周器５２の出力を分周器６２で１
／１２分周すると（Ｆ）となり、シフトレジスタ６３〜
６８の出力は、各々（Ｇ）〜（Ｌ）となる。シフトレジ
スタ６３〜６８の入出力信号を各々ＥＯＲ回路６９〜７
４で演算すると、その出力端子７５〜８０からは（Ｍ）
〜（Ｒ）に示すよう、万フィールド期間　’Ｈｉｇｈ’
　レベルであり、３フィールドで一巡する６チヤンネル
の信号が出力される。

この（Ｍ）〜（Ｒ）の信号でメモリの読み出し及びスイ
ッチ回路４９の制御を行なっており、信号（Ｍ）でメモ
リ４６ａを、信号（Ｎ）でメモリ４６ｂを、信号（０）
でメモリ４７ａを。

信号（Ｐ）でメモリ４７ｂを、信号（Ｑ）でメモリ４８
ａを、信号（Ｒ）でメモリ４８ｂを読み出している。

第６図は、メモリの書き込み及び上記で示した信号によ
る読み出しを示すタイムチャート図である。第６図にお
いて、信号（Ａ）は入力端子４から入力される第１の信
号、信号（Ｂ）は入力端子５から入力される第２の信号
であり。

（ＭＨＩ）はメモリ４６ａの、（ＭＲ２）はメモリ４６
ｂの、（ＭＲ３）はメモリ４７ａの、（ＭＲ４）はメモ
リ４７ｂの、（ＲＭ５）はメモリ４８ａの、（ＲＭ６）
はメモリ４８ｂの書き込み及びよみ出しのタイミングを
示している。

第１の入力信号（Ａ）は、１フィールド毎に順次メモリ
４６ａ、４７ａ、４８ａ、４６ａ、・・・に書き込まれ
る。第２の入力信号（Ｂ）も同様に順次書き込まれる。

従って、第６図に示すように第１の入力信号（Ａ）のｖ
ｌは、メモリ４６ａのＷｖｌへ、ｖ２はメモリ４７ａの
Ｗ■２へ書き込まれる。読み出しは、第５図でそのタイ
ミングを説明したように、メモリ４６ａ→メモリ４６ｂ
→メモリ４７ａ→メモリ４７ｂ→・・・・・・と順次読
み出され、スイッチ回路４９で順次それが選択される。

この操作により、スイッチ回路４９の出力は（ＶＯＵＴ
）に示すように、１フィールド毎に一時間圧縮された第
１及び第２の信号（Ａ）、（Ｂ）を、交互に出力するこ
とができる。

また、第３図に示した分周器５４，５５ａ。

５５ｂ、及び位相比較１１５６ａ、５６ｂは、入力端子
４，５から入力されるフィールド周波数と、ｗｔみ出し
用のフィールド周波数を位相比較し、メモリに書き込む
期間と読み出す期間が重ならないようにしている。つま
り、書き込み期間と読み出す期間が重なる場合には、そ
の信号は次のメモリに書き込ませるようにメモリ書き込
み制御回路４４ａ、４４ｂに検出信号を供給している。

次に、第１図に示した再生時の信号形式変換回路２の一
例を第７図に示す。第７図において。

９１はＡ／Ｄ変換擾、９２は同期信号分離回路、９３は
ＰＬＬ回路、９４はメモリ書き込み制御回路、９５はメ
モリ、９６〜９９はフィールドメモリ、１００，１０１
はスイッチ回路、１０２゜１０３はＤ／Ａ変換器、１０
４は発振器、１０５は分周器、１０６はメモリ読み出し
制御回路、１０７は位相比較器の出力端子、１０８は位
相比較器である。再生信号入力端子８より入力された信
号は、Ａ／Ｄ変換器９１で８ｆｓｃでサンプリングされ
ディジタル信号に変換される。サンプリング周波数８ｆ
ｓｃは、再生入力信号の水平同期周波数を同期信号分離
回路で検出しＰＬＬ回路９３で９１０倍して得ている。

またＰＬＬ回路９３の出力と同期信号分離回路から出力
される垂直同期周波数はメモリ書き込み制御回路９４に
供給される。再生された信号は、メモリ書き込み制御回
路９４により、１フィールド毎にメモリ９６．メモリ９
８、メモリ９７．メモリ９９に順次記録される。メモリ
９５の読み出しクロックは、ＮＸｆＶ　で発振する発振
器１０４の発振周波数を用いている。この周波数は８ｆ
ｓｃで書き込んだ信号を２倍に時間軸伸長するため４ｆ
ｓｃである。メモリ９６〜９９の読み出し順序を決める
信号及びスイッチ回路１００．１０１を制御する信号は
、ＮＸｆｖ　の周波数で発振する発振器１０４の周波数
を分周器１０５で２／Ｎ分周した信号から作られている
。メモリ９６．９７から第１の信号が交互に読み出され
、スイッチ回路１００で連続した信号となり、Ｄ／Ａ変
換８１１０２でアナログ信号に変換されて第１の信号出
力端子に出力される。

また、メモリ９８．９９から第２の信号が交互に読み出
され、スイッチ回ｊｌｌｏ１で連続した信号となる。

第８図に読み出し制御回路に設けられているメモリ選択
用制御信号とスイッチ回路制御信号発生部の一例を、第
９図にその動作を示すタイムチャートを示す。第８図に
おいて、１１１は分周器、１１２はインバータ、１１３
，１１４は制御信号出力端子である１分周器１０５の出
力は、発振器１０４の発振周波数ＮＸｆＶ　　を２７Ｎ
分周した信号であり第９図（ｅ）に示す０分周器１０５
の出力は分周器１１１で１／２分周され（ｆ）となる。

（ｆ）の信号をインバータ１１２で反転させ（ｇ）とな
る。この（ｆ）、（ｇ）の信号でメモリ９６〜９９の読
み出しとスイッチ回路１００，１０１の制御を行なって
おり（ｆ）がＨｉｇｈ’の期間は、スイッチ回路１００
゜１０１は図示する端子に接続され、メモリ９６゜９８
を読み出し、Ｄ／Ａ変換器に供給している。

−力信号（ｇ）が’Ｈｉｇｈ’の期間は、スイッチ回路
１００，１０１は図示の逆の端子に接続され。

メモリ９７．９９を読み出し、Ｄ／Ａ変換器に供給して
いる。第１０図は、メモリの書き込み及び上記で示した
読み出しを示すタイムチャート図である。信号（ＶＩＮ
）は再生信号、信号（ＭＲ７）はメモリ９６の、信号（
ＭＲ８）はメモリ９７の、信号（ＭＲ９）はメモリ９８
の、信号（ＭＲＩＯ）はメモリ９９の書き込み及び読み
出しのタイミングを示しており、信号（ＰＢｌ）は出力
端子１０に出力される第１の信号、信号（ＰＢ２）は出
力端子１１に出力される第２の信号である。また、第７
図において、再生信号の垂直同期周波数と発振＠１０４
の発振周波数を分周器１０５で２／Ｎ分周して作った基
準垂直同期周波数を位相比較器１０８で比較し。

誤差信号を出力端子１０７に出力している。この信号は
、シリンダ回転速度の誤差信号としてシリンダサーボ系
にフィードバックされており（図示せず）再生時のシリ
ンダ回転数が一定になるよう制御している。

第１１図に、再生時に使うメモリを、記録時に使うメモ
リと兼用させた場合の一例を示す。

第１１図において、第３図、第７図と同一部分は同一符
号を着け、説明を省略する。１２１〜１２７はスイッチ
回路であり、記録時に図示の端子に接続され、再生時は
図示と逆の端子に接続される。１２８〜１３０もスイッ
チ回路であり、スイッチ回路１２８は記録時′ＯＮ′再
生時’ＯＦＦ’　　Ｌ、、スイッチ回路１２９，１３０
は、記録時’ＯＦ　Ｆ’再生時１ＯＮ′する。

１３１は１分周回路であり、記録時にはＭ　ｆｖワ （８ｆｓｃ）が、　再生時はＮｆｖ　（４ｆｓｃ）がメ
モリ読み出し制御回路１３２に供給される。このメモリ
読み出し制御回路１３２は、少なくとも第４図に示した
記録時用の構成と、第８図に示した再生時用の構成を備
えている。動作は第３図、第７図に示した構成の動作と
同様である。

このように、第１１図に示す構成とすることで。

記録時用いるメモリを兼用でき、メモリ低減することが
できる。

次に第１の信号及び第２の信号をカメラからの信号を用
いた一実施例を第１２図に示す、第７図において、１４
０ａ、１４０ｂは例えば単管式のカラー撮像管、１４１
　ａ、　１４　ｌ　ｂは電磁的な垂直偏向装置、１４２
ａ、１４２ｂは電磁的な水平偏向装置、１４３ａ、１４
３ｂはカメラ出力回路、１４４は垂直偏向回路、１４５
は水平偏向回路、１４６は同期発生回路であり。

第１図と同一部分は同一符号を付は説明を省略する。

カラー撮像管１４０ａの垂直偏向装置１４１ａ及びカラ
ー撮像管１４０ｂの垂直偏向装置１４１ｂは、共通の垂
直偏向回路１４４によってドライブされる。両者の水平
偏向装置１４２ａ及び１４２ｂも、共通の水平偏向回路
１４５でドライブされる。これらの垂直偏向回路１４４
及び水平偏向回路１４５には、同期信号発生回路１４６
からの垂直同期信号及び水平同期信号が供給される。

したがって、共通の同期信号でカラー撮像管１４０ａ及
び１４０ｂの電子ビームが水平走査及び垂直走査を行な
うことになる。つまり、カラー撮像管１４０ａ及び１４
０ｂの出力は、同期のとれた映像信号を出力することが
可能となり、例えば立体画の記録に必要な左、石像の同
期をとることができる。カラー撮像管１４０ａ及び１４
０ｂから出力される信号はカメラ処理回路１４３ａ及び
１４３ｂでＶＴＲに記録できる映像信号に変換され、２
チャンネル同時記録用の信号形式変換回路１の入力端子
４及び５に供給される。入力された２チヤンネルの信号
は、第１図の実施例で説明した動作により記録、再生さ
れる。

第１３図に記録の信号形式変換回路１を用いない一実施
例を示す。第１３図において第１２図と同一部分は同一
符号を付は説明を一部省略する。第１２図に示した実施
例は、時間軸圧縮をフィールドメモリを持つ信号形式変
換回路でフィールド毎に芝に時間軸圧縮を行なっている
。

これに対し、第１３図に示す実施例では、カラー撮像管
の電子ビームの走査速度を２倍（水平。

垂直走査周波数を２倍）にしてフィールド毎に百に時間
軸圧縮を行なう。このため、同期発生回路１４６と−ｚ
Ｈ（ＩＨは水平同期期間）だけタイミングの異なった水
平同期信号を同期発生回路１４７で発生させている。カ
ラー撮像管１４Ｌａ、１４１ｂの水平偏向装置１４２　
ａ及び１４２ｂは、スイッチ回路１５ｏ及び１５１によ
り、それぞれＴＨだけタイミングの異なった水平偏向回
路１４５及び１４８によってドライブされている。スイ
ッチ回路１５０及び１５１は同期発生回路１４６の垂直
同期信号を分周器１４９で１７４分周した信号で制御さ
れ、スイッチ回路１５２は同期発生回路１４６の垂直同
期信号を分周器１５３で１／２分周した信号で制御され
ている。本実施例のタイムチャートを第１４図に示す。

第１４図において、（ｈ）は同期発生回路１４６から出
力される垂直同期信号、（ｉ）は垂直偏向装置１４１ａ
及び１４１ｂをドライブする垂直偏向回路１４４の出力
信号、（ｊ）は水平偏向装置１４２ａ及び１４２ｂをド
ライブする水平偏向回路１４５の出力信号、（ｋ）は水
平偏向回路１４５の出力信号を−Ｈだけ位相の相ならせ
た水平偏向回路１４８の出力信号、（悲）はスイッチ回
路１５２を制御する垂直同期信号を分周器１５３で１／
２分周した制御信号、（ｍ）はスイッチ回路１５０及び
１５１を制御する垂直同期信号を分周器１４９で１／４
分周した制御信号、（ｎ）はカラー撮像管１４１ｂの出
力信号、（０）はカラー撮像管１４１ａの出力信号、（
ｐ）はスイッチかいろ１５２で選択され出方端子１５４
に出力される信号、（ｑ）及び（ｒ）は第１２図に示し
たＶＴＲ３に記録再生された信号を、再生時信号形式変
換回路２で変換して出力端子１０及び１１に出力される
信号である。第１３図に示す実施例によると、２台のカ
ラー撮像管の走査を、１フィールド毎に万に時間軸圧縮
して交互に取り出し、しかも、各々のカラー撮像管の出
力を奇数フィールド、偶数フィールドと交互に取り出す
ことが可能である。

本実施例では、撮像管を用いた構成について説明したが
、撮像装置はＣＣＤイメージセンサ−１Ｍ０Ｓイメージ
センサ−などの固体撮像素子を用いた構成のものでも良
い。

〔発明の効果〕

本発明によれば、第１及び第２の信号を同時にＶＴＲに
記録する場合にＶＴＲを２台必要とせず、１台のＶＴＲ
と簡易アダプタを用いるだけで実現することが可能であ
り、経済性、小型化の面で効果がある。

また第１及び第２の信号源を２台のカメラから得る場合
に、走査速度を２倍にして時間軸圧縮し、水平走査を２
系統のドライバで走査することで、１フィールド毎に万
各々の信号を百に時間軸圧縮して交互に取り出し、しか
も各々の信号を奇数フィールド、偶数フィールドと交互
に取り出せるので、フリッカがなく、垂直方向の解像度
劣もない２チヤンネルの信号を同時に記録再生できるの
で、良質の立体画像を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図は本発明の一実施例の記録動作の説明に用いるタ
イムチャート図、第３図及び第４図は本発明の一実施例
の一部のブロック図、第５図及び第６図は本発明の一実
施例の動作の説明に用いるタイムチャート図、第７図及
び第８図は本発明の一実施例の一部のブロック図、第９
図及び第１０図は本発明の一実施例の動作の説明に用い
るタイムチャート図、第１１図は本発明の他の実施例を
示すブロック図、第１２図及び第１３図は本発明の他の
実施例を示すブロック図、第１４図は本発明の他の実施
例の動作の説明に用いるタイムチャート図である。 〈符号の説明〉 １・２・・・信号形式変換回路、３・・・ビデオテープ
レコーダ、２４・１４９・１５３・・・分周器、２５・
４９・１００・１０１・１５０・１５１・１５２・・・
スイッチ回路、４５ａ・４５ｂ・９５・・・メモリ、　
５３・１０６・・・メモリ読み出し制御回路、５６ａ・
５６ｂ・１０６・・・位相比較量、１４６・１４７・・
・同期発生回路、１４４・・・垂直偏向回路、１４５・
１４８・・・水平偏向回路。 ６″）

Claims (1)

1. 【特許請求の範囲】 １、映像信号を磁気テープ上に斜めに記録するヘリカル
   スキャン方式のビデオテープレコーダにおいて、記録時
   に第１及び第２の信号を各々１フィールド毎に約１／２
   に時間軸圧縮する手段と、該時間軸圧縮された信号を交
   互に抽出するスイッチ回路と、該スイッチ回路で抽出さ
   れた信号を約２倍速回転のシリンダで記録・再生する手
   段と、再生された信号を時間軸伸長する手段と、時間軸
   伸長された信号を第１及び第２の信号に振り分けるスイ
   ッチ回路を具備することを特徴とする２信号同時記録再
   生装置。 ２、記録時に映像信号をフィールド毎に約１／２に時間
   軸圧縮する手段として、カメラの走査速度を約２倍にし
   て行なったことを特徴とする特許請求の範囲第１項記載
   の２信号同時記録再生装置。