JPS62244172A - トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明はトランジスタ、特にｈＦ！の高いトランジスタ
に関するものである。

（ロ）従来の技術 一般に電流の増幅率が高いものとしては特公昭５９−２
５３９０号公報の如くダーリントン・トランジスタがあ
る。しかしながら前記ダーリントン・トランジスタはｖ
ｃｔ（ｓａｔ）およびｖｃＩｌｏが非常に大きく、消費
電力が大きい問題点を有していた。

そこで上述の問題点を解決すべく　Ｖｃｌ！（ｓａｔ）
およびｖ　ｃＢｏが大きくｈ□の高いトランジスタとし
て実開昭５９−１３５６５１号公報第２図（イ）・第２
図（ロ）がある。

前記公報によるトランジスタはＮ型のシリコン半導体基
板より成るコレクタ領域と、Ｐ型のベース領域と、多数
の島状のＮ型のマルチエミッタ領域とを備え、マルチエ
ミッタ領域はポンディングパッドを形成するパッド予定
領域を除くベース領域のほぼ全表面に均一に配置されて
いる。

そして一点鎖線で示す如く基板表面のシリコン酸化膜上
に蒸若アルミニウムより成るベース電極およびエミッタ
電極を形成する。ベース電極は前記ベース領域とオーミ
ックコンタクトし且つポンディングパッド予定領域まで
延在されており、エミッタ電極はマルチエミッタ領域に
オーミックコンタクトしポンディングパッド予定領域ま
で延在されている。また両電極は周知の櫛歯形状をとっ
ている。

また別のマルチエミッタ構造のものとして第２図（イ）
・第２図（ロ）に示すトランジスタがあり、Ｎ型のシリ
コン半導体基板より成るコレクタ領域（２１）と、点線
で示す如くＰ型のベース領域（２２）と、多数の島状の
Ｎ型のマルチエミッタ領域（２３）・・・（２３）とを
備え、マルチエミッタ領域（２３）・・・（２３）はベ
ース領域（２２）のほぼ全表面に均一に配置されている
。基板（２１）表面のシリコン酸化膜（２４）上には（
ここでは図示を省略する）一層目の第１のベース電極（
２５）と第１のエミッタ電極（２６）・・・（２６）が
形成され、第１のベース電極（２５）は格子状になって
いるベース領域（２２）のほぼ全表面とオーミックフン
タクトし、第１のエミッタ電極（２６）・・・（２６）
は各マルチエミッタ領域（２３）・・・（２３）にオー
ミックコンタクトし多数の島状をなしている。前記第１
のベース電極（２５）および第１のエミッタ電極（２６
）はシリコン酸化膜等の絶縁膜（２７）で被覆され、前
記絶縁膜（２７）上には実線で示す二層目の第２のベー
ス電極（２８）および第２のエミッタ電極（２９）が形
成される。第２のベース電極（２８）は格子状になって
いる第１のベース電極（２５）とオーミックコンタクト
し、第２のエミッタ電極（２９）は島状に散在した多数
の第１のエミッタ電極（２３）・・・（２３）に夫々オ
ーミックコンタクトして形成され、両電極とも櫛歯状に
形成されている。

（ハ）発明が解決しようとする問題点 上述の如き構成ではコレクタおよびベース間の耐サージ
性を高める方法としてはコレクタおよびベース間にツェ
ナー・ダイオードを外付けしていたためコストや耐サー
ジ性に問題点を有していた。

（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みてなされ、少なくとも一
導電型で高不純物濃度の半導体基板（１）と、該基板（
１）表面に設けた実質的にコレクタとして働く一導電型
のエピタキシャル層（２）と、該エピタキシャル層（２
）表面に設けた逆導電型で低不純物濃度のベース領域（
３）と、少なくとも前記ベース領域（３）端部に重畳し
た逆゛導電型で高不純物濃度のベースコンタクト領域（
４）と、前記ベース領域（３）表面に設けたマルチエミ
ッタ領域（５）・・・（５）とを備えたトランジスタに
於いて、前記ベース領域（３）と重畳する一導電型のダ
イオード層（６）が形成され、前記ダイオード層（６）
とエピタキシャル層（２）とでツェナー・ダイオードを
形成す□ることで解決するものである。

（＊）作用 前記ベース領域（３）と重畳しかつ前記ベース領域（３
）端部に形成される一導電型のダイオード層（６）を形
成することで、トランジスタのベース・コレクタ間にツ
ェナー・ダイオードを形成することが可能となるために
耐サージ性が良好で、コストの安価なトランジスタが可
能である。

（へ）実施例 本発明（こ依るトランジスタの平面図および断面図を第
１図（りおよび第１図（ロ）に示す。

本発明に依るトランジスタはＮ′″型のシリコン半導体
基板（１）と、該半導体基板（１）上に被覆されたコレ
クタとして働くＮ型のエピタキシャル層（２）と、以下
点線で示す如く該エピタキシャル層（２）に形成跡れる
Ｐ−型のベース領域（３）と、少なくとも前記ベース領
域（３）端部に重畳したＰ′″型のベースコンタクト領
域（４）と、前記ベース領域（３）表面に設けたＮ４″
型のマルチエミッタ領域（５）・・・（５）とを備え、
前記マルチエミッタ領域（５）・・・（５）はベース領
域（３）のほぼ全表面に配置され、多数島状に配置され
ている。

また前記ベースコンタクト領域（４）は第１図（イ）に
示す如く形成され、ベース・コレクタ接合の表面端部で
の反転を防止してｖ　ｃｍｏ耐圧特性のソフト化とコレ
クタ遮断電流Ｉ　ＣＩＯ増大を抑制している。ここでは
格子状に形成しであるがベース領域（３）の周辺にのみ
形成しても良い。

一方前記ベース領域（３）と重畳しかつ前記ベース領域
（３）端部に形成されるＮ″″型のダイオード層（６）
がある。

本構成は本発明の特徴とする所であり、前記Ｎ０型のダ
イオード層（６）にある。つまり前記Ｎ１型のダイオー
ド層（６）と対応する領域にＰ＋イオンを第３図に示す
如＜１００ＫｅＶ、３．３　Ｘ　Ｉ　Ｑ　”ｃｍ−”の
条件でイオン注入し前記Ｎ″″型のダイオード層（６）
を形成する。

従って前記Ｎ＋型のダイオード層（６）とコレクタ領域
となるエピタキシャル層（２）で、トランジスタのベー
ス・コレクタ間にツェナー・ダイオードを形成すること
が可能となり、耐サージ性が良好でコストの安価なトラ
ンジスタを形成できる。

次に前記基板（２）表面のシリコン酸化膜（７）（第１
図（イ）では省略する）上には一層目の第１ベース電極
（８）と第１エミツタ電極（９）が形成され、第１ベー
ス電極（８）はベースコンタクト領域（４）に格子状に
オーミックコンタクトしており、第１エミツタ電極（９
）はマルチエミッタ領域（５）・・・（５）に多数島状
に夫々オーミンクコンタクトをしている。

またエミッタ・ベース接合の表面での反転を防止するた
めにエミッタ・ベース接合の酸化膜（７）上にはシリコ
ン窒化膜（１０）を被覆する。シリコン窒化膜（１０）
　ハ高温（７００℃）−Ｃ’ＣＶＤ法ニヨり形成される
ダレインサイズの小さい緻密なものが用いられ、エミッ
タ領域（５）の拡散工程前より酸化膜（７）を被覆して
拡散工程時および完成後に酸化膜り７）への不純物の進
入を防止して酸化膜（７）を安定に保っている。

続いて前記第１ベース電極（８）および第１エミツタ電
極（９）はポリイミド等の層間絶縁膜（１１）で被覆さ
れ、層間絶縁膜（１１）上には実線で示す二層目の第２
ベース電極（１２）および第２エミツタ電極（１３）が
形成される。第２ベース電極（１２）は格子状に形成さ
れた第１ベース電極（８）にオーミンクコンタクトして
櫛歯状に一方向に延在されて形成されている。また第２
エミツタ電極（１３）は多数島状に形成されている第１
エミ・７タを極（９）・・・（９）と夫々オーミンクコ
ンタクトして、前記第２ベース電極（１２）と同様に櫛
歯状に一方向に延在されて形成されている。

層上したトランジスタではベース領域（３）ヲ低不純物
濃度にすることで高Ｖ□。を実現でき、またベース面積
とエミッタ面積の比を増大でき、エミッタ領域（５）を
大幅に増大できるので、最大コレクタ電流を増大できる
。更にはエピタキシャルＪ！！（２）の厚みを薄くでき
、ベース領域（３）の不純物濃度も低いので、逆βを高
く設定でき逆トランジスタの特性を向上できる。

また第４図に従来構造のｈ□によるＶＣＩ。、Ｖｃ８ｏ
分布を示す。本発明は従来構造に比べｖ　ｃａｏ、ｖ　
ｃｘｏレベルがｈＦｌｌの大小にかかわらず６０Ｖ近辺
にあり６０±ＩＯＶを満足するものである。これにより
耐サージ性が向上でき産業用途に最高のトランジスタと
なりうる。

更には第５図に示す如く、従来のダーリントン・トラン
ジスタ接続のトランジスタのｖｃｔ（ｓａｔ）に比べ本
発明のトランジスタのＶａｔ（ｓａｔ）は小さくなる。

従って熱損失が小きく、電圧利用効率の良い半導体装置
が可能となる。

従って特性はＶｃ＋＋ｏ−６０±１０　Ｖ、　Ｖｃｚｏ
＝　６　’０±ｌ　　ＯＶ、Ｖ＊ｓｏ：１５Ｖ、、　Ｉ
ｃ−２Ａ、ｈｐ＊（ＳＶ、５００ｍＡ）〜８００〜３２
００と好特性が得られる。

（ト）発明の効果 以上の説明からも明らかな如く前記Ｎ＋型のダイオード
層（６）を形成することで、前記ダイオード層（６）と
コレクタ領域となるエピタキシャル層（２）で、トラン
ジスタのベース・コレクタ間にツェナー・ダイオードを
形成することが可能となり、耐サージ性が良好でコスト
の安価なトランジスタを形成できる。

【図面の簡単な説明】

第１図（イ）は本発明の実施例でありトランジスタの平
面図、第１図（ロ）は第１図（イ）におけるＸ−Ｘ′線
の断面図、第２図（イ）は従来のトランジスタの平面図
、第２図（ロ）は第２図（イ）におけるｘ−ｘ’線の断
面図、第３図はｖｃＩｏとＰ４イオン注入ドーズ量の特
性図、第４図はＶ　（ｔｏ、　Ｖ　Ｃ１゜の特性図、第
５図はＶｃｗ（ｓｅｔ）の特性図である。 （１）は半導体基板、（２）はエピタキシャル層、（３
）ｔヘース領域、（４）はベースコンタクト領域、（５
）はマルチエミッタ領域、（６）はダイオード層、（７
）はシリコン酸化膜、（８）は第１ベース電極、（９）
は第１エミツタ電極、（１０）はシリコン窒化膜、（１
１）は層間絶縁膜、（１２）は第２ベース電極、（１３
）は第２エミツタ電極である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第　１　図　（Ａ） 第２図　（、（Ｊ １２　図　（口］ Ｖｃｓｏ　（１０）＋Ａ）〔Ｖ　］ く％−一

Claims (1)

【特許請求の範囲】
1. （１）少なくとも一導電型で高不純物濃度の半導体基板
   と、該基板表面に設けた実質的にコレクタとして働く一
   導電型のエピタキシャル層と、該エピタキシャル層表面
   に設けた逆導電型で低不純物濃度のベース領域と、少な
   くとも前記ベース領域端部に重畳した逆導電型で高不純
   物濃度のベースコンタクト領域と、前記ベース領域表面
   に設けたマルチエミッタ領域とを備えたトランジスタに
   於いて、前記ベース領域と重畳する一導電型のダイオー
   ド層が形成され、前記ダイオード層とエピタキシャル層
   とでツェナー・ダイオードを形成することを特徴とした
   トランジスタ。