JPS62238484A - 電子時計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電池及びキャパシタを電源としてステップ
モータにより指針を駆動して時間情報を表示する電子時
計に関する。

〔発明の概要〕

本発明は、駆動パルス幅適応制御システムを存し、その
動作が高電圧時に正確に行われなくなる電子時計におい
て、駆動パルスの出力方法を変えることにより、駆動パ
ルス幅適応制御システムの動作を正確に行うようにした
ものである。

〔従来の技術〕

最近の時計業界、特に腕時計業界では、エネルギー系か
らの種々の制約（コスト・スペース等）からのがれるた
めに、太陽電池を使用している時計が多く見られるよう
になってきた。

しかしながら太陽電池は、光の強さを電圧に変換させる
ものであるから、光が強く当たれば当たるほど、電圧は
高くなる。逆に光が弱ければ電圧は低くなる。このよう
に電圧の変動の激しい電源をそのままＩＣの電源に使用
すると、そのＩＣが動作しなければいけない電源電圧は
、広くしなければならず、この為時計用電池の主流であ
る１、５ｖ付近の電圧以下でしか動作したことのない、
駆動パルス幅適応制御システムは誤動作を起こしてしま
う。

従来は、太陽電池の出力電圧をそのまま使用するような
ことはせず、２次電池などに充電しながら時計を駆動さ
せていたのでこのようなことはなかった。次に、前記駆
動パルス幅適応制御システムについて説明する。

駆動パルス幅適応制御システムとは、電源の消費を少な
くする為に、Ｐｌと呼ばれる主駆動パルス（以下Ｐ１と
略記する）を出力し、その直後にモータが回転したか非
回転であったかをコイルのインダクタンスの特性を利用
して検出し、回転した場合にはそのままのパルス幅を維
持して、ある時間前記Ｐ１で回転し続けたことを検出し
たらＰｌのパルス幅を少し短くする。前記パルス幅の短
くなったＰｌで回転、非回転を検出し、回転であれば前
記説明した動作を繰り返す。

前記、Ｐｌでモータが非回転であれば、Ｐ２と呼ばれる
十分モータを駆動しうる実効電力値を持ったパルス幅の
補正駆動パルス（以下Ｐ２と略記する）でモータを回し
て非回転による遅れを補正する。前記Ｐ２の直後にＰｌ
と呼ばれる圧動パルスと、Ｐｌと呼ばれる消磁パルス（
以下ｐｒ、ｐｇとそれぞれ略記する）を出力する。そし
て、次にモータを回転させる時には、前記Ｐ１のパルス
幅を少し長くし、同様に前記の動作を繰り返す。

すなわち、駆動パルス幅適応制御システムとはモータの
状態及び性能に応じて、モータを回転させることの出来
る最小のパルス幅をＩＣが選択して回路に流れる電流を
最小にし、時計の動作可能時間を延ばすシステムのこと
である。詳しくは、特開昭５４−７７１６号を参照され
たい。

〔発明が解決しようとする問題点〕

太陽電池は、光の強さに応じて電圧を出力するので、光
が強く当たれば当たるほど電圧が高くなる。電圧が高く
なるということは、結果的に時計の回路に加わる電源電
圧が高くなるということである。普通のアナログ時計の
電源は電池により、その電源電圧は１．５ｖ付近以下と
して設計されており、電源電圧が１．５ｖ付近より高い
２ｖや３■といった電圧では動いたことがない。これは
同様にモータにも言えることである。モータの回転トル
クは、駆動パルスの幅と時間で決まる。この為同じパル
ス幅でも電圧が２■や３ｖといった高電圧になると回転
トルクが大きくなる。前記回転トルクがモータを一定の
位置に静止させる力（以下インデックストルクと略記す
る）を上回った場合、通常１８０度しか回転しないモー
タが３６０度回転してしまう。これを時計で考えると１
秒間に２秒分動作してしまうことになる。さらに加えて
Ｐ１パルスでの回転・非回転を検出する回路が誤動作を
起こした場合には、Ｐ２が出力されてしまい、１秒間に
３秒分動作してしまうという問題があった。

〔問題点を解決するための手段〕

上記問題点を解決するためにこの発明は、電源電圧の電
圧値によって、駆動パルス幅適応制御システムの動作に
変化を与えている。

電ｇ電圧が１．５ｖ付近であったならば、従来通りの駆
動パルス幅適応制御システムを使用して駆動し、電源電
圧が高電圧になった場合は、従来からある駆動パルス幅
適応制御システムに変化を与えて駆動するようにしてい
る。

その方法としては、駆動パルスをモータが確実に回転し
てしまうような固定パルスにして出力する方法とＰＩパ
ルスをチョッピングする方法がある。後者の方法は、コ
イルのインダクタンスの特性を利用してあたかもＰ１パ
ルスの電圧値が１．５ｖ付近の電圧になるようにしてい
るものである。

前者の方法は、駆動パルス幅適応制御システムの元来の
目的である消費電流を減らすという目的に反するのであ
まり良い方法とは言えない。

後者の方法を、第１１図より説明する。波形７０は、低
電圧時のＰ１パルスによってモータに流れる電流の時間
的変化である。波形７１は、高電圧時に前記波形７０と
同様のＰ１パルスを出力した時のモータに流れる電流の
時間的変化である。

波形７２は、高電圧時にＰ１パルスをチョッピングにし
た時のモータに流れる電流の時間的変化である。波形７
１と７２を比べると、同じ電圧にもかかわらず、Ｐ１パ
ルスをチョッピングにした波形７２の方は、モータに流
れる電流が低電圧時にチョッピングではないＰ１パルス
を出力して得られる波形７０と同じ位のエネルギー（面
積）になっている。

〔作用〕

上記のような方法にすれば、電源電圧の変動による駆動
パルス幅適応制御システムの不安定な動作を吸収でき、
正確な時を刻むことができる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第１図中）が本発明による駆動パルスチョッピング方式
の駆動波形、第１図＋Ｉｋｌが、前記駆動パルスチョッ
ピング方式の回路ブロック図である。

第１図＋ａ＋を説明する。電圧検出回路ｌの出力は低電
圧ならば、”Ｌ”レベル、高電圧ならば、”Ｈ”レベル
が出力されるようになっている。

前記電圧検出回路１の出力はインバータ２及びＯＲゲー
ト６に人力され、インバータ２の出力はＯＲゲート５に
入力される。これにより、高電圧時のＰｔ作成回路３と
低電圧時のＰｔ作成回路４は常に、同時に動作すること
はないようになっている。

前記、高電圧時のＰｔ作成回路３、低電圧時のＰｔ作成
回路４の出力と、ｐ２　＋Ｐ、＋ｐｔ作成回路７の出力
がＯＲゲート８に入力される。前記ＯＲゲート８の出力
が、駆動パルス幅適応制御システムの波形となる。

前記ＯＲゲート８の出力は、ドライバー回路１０を経て
、コイルに出力される。前記コイルに発生する逆起電圧
を、検出回路９が検出し、検出された回転・非回転及び
外部磁界やノイズなどの種類によって、高電圧時のＰｔ
作成回路３、低電圧時のＰｔ作成回路４、Ｐ２＋Ｐｒ”
Ｐｔ作成回路７の内のどの回路をＲＥＳＥＴＬ、なけれ
ばいけないかを決めている。

第２図において、第２図（ａ）に示される波形が前記電
圧検出回路１の出力が”Ｌ゛レベル即ち、低電圧時のＯ
Ｒゲート８の出力波形である。前記第１図（ｂｌと比べ
ると第１図中）の方のＰ１パルスがチョッピングの波形
となっている。

第２図中）に示される波形が、前記検出回路９により外
部磁界などが検出された場合に出力される出力波形であ
る。

前記、低電圧時のＰｔ作成回路４の回路及びその動作を
、第３図、第４図、第５図により説明する。

前記、低電圧時のＰｔ作成回路４の回路は、従来からあ
る回路である第３図が前記、低電圧時のＰｔ作成回路４
の回路ブロック図である。ＵＰ・ＤＯＷＮカウンター１
１（７）出力（ココアは４ｂｉｔ）を、デコーダ回路１
２に入力し、Ｃ１、Ｃ２、Ｃ３、Ｃ４のデータによりデ
コーダ回路１２の出力１３が変化する。前記ＵＰ　−Ｄ
ＯＷＮカウンター１１のアンプ信号は、検出回路９がモ
ータの回転、非回転の検出を行い、非回転の時にＲ５に
出力される。前記ＵＰ　−ＤＯＷＮカウンターのＤＯＷ
Ｎ信号は、ある時間経過すると自動的にＤＯＷＮ信号が
入力されるようになっている。前記デコーダ回路１２の
出力１３の信号をクロックとしてＩＨｚの信号をラッチ
回路１４がラッチする。（ここでは、クロックがＨ”レ
ベルの時はＲＥＡＤであり、”Ｌ”レベルの時はラッチ
とする。なお、この後説明する回路についても同様であ
り、ランチ以外のＤ−ＦＦ回路については、クロックの
立下りの信号で、ＤＡＴＡを読み込むものとする。）前
記ランチ回路１４の出力Ｑと１　ｆｉｚの信号をＮＯＲ
ゲー１−１５に入力し、Ｉ　Ｈｚの立下りからデコーダ
回路１２の出力１３の信号でラッチされた所までのパル
スを、ＮＯＲゲート１５が出力されるようになっている
。前記ＮＯＲゲート１５の出力波形を第５図１５に記載
する。

前記、第３図のデコーダ回路１２の詳細な回路図を第４
図に記載し、本回路の詳細な構成について説明する。

前記ＵＰ・ＤＯＷＮカウンター１１の出力Ｃ１、Ｃ２、
Ｃ３、Ｃ４の内、Ｃ３、Ｃ４を人力するエクスクル−シ
ブＯＲゲート１００の出力と、１２８１１ｚのマスター
バーの出力をＮＡＮＤゲート１０１に入力する。

前記Ｃ３、Ｃ４と６４Ｈｚのマスターバーの出力をＮＡ
ＮＤゲート１０２が入力する。

前記Ｃ４と２５６Ｈｚのマスターバーの出力を、ＮＡＮ
Ｄゲート１０３に入力し、前記Ｃ４と２５６　Ｈｚのマ
スターバーの出力をＯＲゲート１０４に入力し、前記Ｃ
３をインバータ１０５に入力し、前記ＮＡＮＤゲート１
０３の出力と、前記ＯＲゲート１０４の出力と、前記イ
ンバータ１０５の出力をＮＡＮＤゲート１０６が人力す
る。

前記Ｃ３と５１２１１ｚのマスターの出力をＮＡＮＤゲ
ート１０７が入力し、前記Ｃ３と５１２Ｈｚのマスター
の出力をＯＲゲート１０８に人力し、前記ＮＡＮＤゲー
ト１０７の出力と、前記ＯＲゲート１０８の出力と、前
記Ｃ２をＮＡＮＤゲート１０９が入力する。

前記Ｃ２とｌＫ１１ｚのマスターバーの出力をＮＡＮＤ
ゲート１１０が入力し、前記Ｃ２とＩＫＨｚのマスター
バーの出力をＯＲゲート１１１が入力し前記ＮＡＮＤゲ
ート１１０と前記ＯＲゲート１１１の出力と前記Ｃ１を
ＮＡＮＤゲート１１２が入力する。

前記ＮＡＮＤゲート１０１の出力と、前記ＮＡＮＤゲー
ト１０２の出力と、前記ＮＡＮＤゲート１０６の出力と
、前記ＮＡＮＤゲート１０９の出力と、前記ＮＡＮＤゲ
ート１１２の出力をＮＡＮＤゲート１１３が入力する。

前記ＮＡＮＤゲート１１３の出力が、前記デコーダ回路
１２の出力１３と同じ信号である０以上第４図の回路構
成についての説明を終わる。

前記第３図のデコーダ回路１２の出力１３及びＮＯＲゲ
ート１５の出力波形を第５図に示す。

前記第３図中のＵＰ　−ＤＯＷＮカウンター１１の出力
Ｃ１、Ｃ２、Ｃ３、Ｃ４の状態により、前記デコーダ回
路１２の出力１３が波形１２０〜１３５まで変化する。

ｃｉ、Ｃ２、Ｃ３、Ｃ４の状ａ　カ＋ｌｌＩに、′Ｌ”
レベル、′Ｌ３レベル、ｍＬ″レベル、”Ｌ”レベルの
場合は１２０の信号が選択されるようになっている。以
下Ｃ１、Ｃ２、Ｃ３、Ｃ４の状態が変化するごとに、前
記デコーダ回路１２の出力１３が、１２０〜１３５の信
号の内、どれかを選択した信号が出力される。

次に前記、高電圧時のＰ１作成回路３の１例を第６図に
示す。

ＩＫＨｚの出力とＩＫＨｚのマスターの出力を入力した
インバータ３１の出力をＮＡＮＤゲート３２に入力する
。

ＩＫＨｚのマスターの出力と、５１２　ｌｌｚのマスタ
ーバーの出力と、２５６　Ｈｚバーの出力をＮＯＲゲー
ト３３に入力する。

前記ＮＯＲゲート３３の出力でＩ　Ｈｚの出力を、ラッ
チ回路３４でラッチし、前記１　ｔｌｚと前記ラッチ回
路３４のＱバーの出力をＮＯＲゲート３５に入力する。

前記ＮＡＮＤゲート３２の出力と、前記ＮＯＲゲート３
５の出力をＮＡＮＤゲート３６に入力し前記ＮＡＮＤゲ
ート３６の出力と、前記ＯＲゲート５の出力をＮＯＲゲ
ート３７に入力する。前記ＮＯＲゲート３７の出力が、
前記高電圧時のＰ１作成回路３の出力Ｘになる６以上で
第６図の構成についての説明を終わる。

前記第６図の回路で作成されるＰｌの信号及び各ゲート
の出力信号を第７図に示す。

前記第６図の回路では、ＩＫＨｚの周波数のパルスが、
デユーティ−１：３の比率で出力されるようになってお
り、それは前記第７図中の信号３７に示される。これは
、第１回出）に示されるＰ１チョッピング波形である。

なお、Ｐ１チョッピングパルスの他側を第１０図の波形
り、Ｍ、Ｎ、０に示す。上記各波形は実施例と同様駆動
パルスをチョッピングしたものであり、その効果は上記
実施例と同等である。

前記ｐ２＋ｐ、＋ｐ、作成回路７の１例を第８図に示す
。

２５６　Ｈｚのマスターバーの出力と、１２８Ｈｚのマ
スターバーの出力と、６４Ｈｚのマスターバーの出力と
３２Ｈｚのマスターの出力をＮＡＮＤゲート４１に入力
する。８Ｈｚのマスターの出力とＲ４の信号がＯＲゲー
ト４２に入力され、ｋＨｚの出力をラッチ回路４３が、
前記ＯＲゲート４２の出力でラッチする。

前記ラッチ回路４３のＱ出力をデータとし、前記ＮＡＮ
Ｄゲート４１の出力をクロックとして、Ｄ−ＦＦ回路４
４が読み込む。前記ラッチ回路４３のＱ出力と前記Ｄ−
ＦＦ回路４４のＱバー出力をＮＯＲゲート４５に入力す
る。

２５６Ｈｚのマスターバー出力と、１２８Ｈｚのマスタ
ーバー出力と、６４Ｈｚのマスターの出力と、３２Ｈｚ
のマスターバーの出力をＮＡＮＤゲート４６に人力する
。

前記ＮＯＲゲート４５の出力をデータとし、前記ＮＡＮ
Ｄゲート４６の出力をクロックとして、Ｄ−ＦＦ回路４
７が読み込む、前記ＮＯＲゲート４５の出力と、前記Ｄ
−ＦＦ回路４７のＱバー出力ＮＯＲゲート４８に人力さ
れる。

前記ＮＯＲゲート４５の出力とＩＫＨｚのマスク−の出
力がＮＡＮＤゲート４９に入力され、前記ＮＡＮＤゲー
ト４９の出力と、前記ＮＡＮＤゲート４８の出力がＮＡ
ＮＤゲー）５０に入力される。

Ｉ　Ｈｚの出力をラッチ回路５１が４１１２のマスター
出力でラッチする。前記ラッチ回路５１のＱ出力を、ラ
ッチ回路５２が５１２１１ｚのマスター出力でラッチす
る。前記ラッチ回路５１のＱ出力と、前記ラッチ回路５
２のＱバー出力をＮＯＲゲート５３に人力する。

前記ＮＡＮＤゲート５０の出力と、前記ＮＯＲゲート５
３の出力をＮＯＲゲート５４に入力し、前記ＮＯＲゲー
ト５４の出力と、Ｒ３の信号がＮＯＲゲート５５に入力
され、前記ＮＯＲゲート５５の出力が前記Ｐ　２　＋　
Ｐ　ｒ　＋Ｐ　Ｋ作成回路７の出力Ｚと同じになる。

本回路では、Ｒ４の信号がＬ”レベルの時は前記第２図
の（ａｌのＰ　２　＋ｐ、　＋ｐ、の波形が出力され、
前記Ｒ４の信号がＨ”レベルの時は、第２図の伽）のよ
うなパルスが出力されるよやになっている。なお、Ｒ４
の信号は、検出回路９が外部磁界などを検出した時、”
Ｈ゛レベルなり、通常は”Ｌ”レベルとなっている。Ｒ
３の信号は検出回路９がモータの回転を検出した時”Ｈ
”レベルとなり、通常は″Ｌ″レベルとなっている。

前記第８図の各ゲートの波形を第９図に示す。

なお、ここでは、Ｒ４の信号は”Ｌ”レベルとして書か
れている。なお、波形５５が前記Ｐ２＋ｐｒ　＋ｐ、作
成回路７の出力Ｚと同じ信号である。

なお、ここに記載したＰ１チョフピングパルスは、Ｐｌ
のバリエーションの１例であり、種々の変更（周期　デ
ユーティ比等）が考えられるだろう。

〔発明の効果〕

この発明は以上説明したように、電源電圧が高電圧にな
った場合に、駆動パルス幅適応制御システムのＰｌパル
スに変化を与えるという簡単な方法で、高電圧時の連続
運針を容易に防止する効果がある。

【図面の簡単な説明】

第１図（ａｌは、本発明の回路構成を示すブロック図、
第１図（ｂ）は、本発明での駆動パルス幅適応制御シス
テムの基本的なパルス群を示す波形図、第２図（Ｊｌ）
、ｔ）は、従来の駆動パルス幅適応制御システムの基本
的なパルス群を示す波形図、第３図は低電圧時のＰ１作
成回路４の回路構成図、第４図はデコーダ部の回路図、
第５図はデコーダ回路の出力１１及びＰ１波形図、第６
図は、高電圧時のＰ１作成回路の一例の回路図、第７図
は各素子の波形図、第８図は、駆動パルス幅適応制御シ
ステムの１部のロジック回路図、第９図は各素子の波形
図、第１０図は高電圧時のＰ１１パルスの波形図、第１
１図はＰ１パルスでのモータに流れる電流の図である。 １・・・電源電圧判定回路 ３・・・高電圧時のＰ１作成回路 ４・・・低電圧時のＰ１作成回路 ７・・・Ｐ２＋Ｐｒ＋Ｐｔ作成回路 ９・・・検出回路 ｌＯ・・・ドライバー回路 １１−　・−ＵＰ　−ＤＯＷＮカウン９−１２・・・デ
コーダ 以上 第２図（Ｇ＞ 省自Ｅｆ）趣初／？Ｊレス帽；８頻シテハの刀しＬ的塚
ノｖルス郡Ｈｚ Ｌ 著６を埒／）Ｐ７ノＶルズ４りｊσフシ皮廿？図→を 猶１１Ｎ

Claims (2)

【特許請求の範囲】
1. （１）電池及びキャパシタをで電源とする電子時計にお
   いて、基準信号発生手段と、前記基準信号発生手段の出
   力でパルスを作成するパルス作成回路と前記パルス作成
   回路の出力で電源電圧を検出する電圧検出回路と、前記
   電圧検出回路の出力で前記パルス作成回路の出力を制御
   する制御回路と、前記制御回路の出力をモータ駆動用に
   変換する駆動回路と、前記駆動回路の出力で駆動するモ
   ータとを有する電子時計において、検出電圧の範囲によ
   ってモータ駆動パルスを変化させることを特徴とする電
   子時計。
2. （２）前記電圧検出回路は、少なくとも２つの区間を検
   出できることを特徴とする特許請求の範囲第１項記載の
   電子時計。