JPS6223710B2 - - Google Patents
Info
- Publication number
- JPS6223710B2 JPS6223710B2 JP56084059A JP8405981A JPS6223710B2 JP S6223710 B2 JPS6223710 B2 JP S6223710B2 JP 56084059 A JP56084059 A JP 56084059A JP 8405981 A JP8405981 A JP 8405981A JP S6223710 B2 JPS6223710 B2 JP S6223710B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- current
- motor
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Control Of Direct Current Motors (AREA)
- Elevator Control (AREA)
Description
【発明の詳細な説明】
この発明はエレベータの速度を制御する装置の
改良に関するものである。
改良に関するものである。
交流電源に接続されたサイリスタ変換器に巻上
用直流電動機を接続し、これを電子計算機のプロ
グラム演算によつて制御するエレベータ回路を第
１図に示す。
用直流電動機を接続し、これを電子計算機のプロ
グラム演算によつて制御するエレベータ回路を第
１図に示す。
図中、１は三相交流電源、２は交流電源１に接
続されたサイリスタ変換器、３はサイリスタ変換
器２の直流側に接続されたかご巻上用直流電動機
の電機子（界磁は省略）、４はサイリスタ変換器
２と電機子３の間に挿入され、電機子３の運転中
閉成し停止すると開放する主回路接触器接点、５
は電機子３により駆動される巻上機の駆動綱車、
６は綱車５に巻き掛けられ両端にかご７及びつり
合おもり８が結合された主索、９は電機子３に直
結されたかご７の動きに対応するパルスを発生す
るパルス発生器、１０は電源１とサイリスタ変換
器２を結ぶ線路に挿入された変流器からなる電流
検出器、１１は電流検出器１０の出力をデイジタ
ル量に変換するＡ／Ｄ（アナログ／デイジタル）
変換器、１２はＡ／Ｄ変換器のオフセツト電圧を
調整する抵抗器、１３は速度デイジタル値の指令
信号を発する速度指令発生回路、１４はマイクロ
コンピユータ等の電子計算機で構成された処理装
置、１５〜１７はそれぞれ速度指令発生回路１
３、パルス発生器９及びＡ／Ｄ変換器１１からの
入力信号を処理装置１４内に取り込むための変換
器、１８は中央処理装置（以下CPUと言う）、１
９はプログラム及び固定値のデータを記憶する読
み出し専用メモリ（ROM）と、演算結果等のデ
ータを記憶する読み書き可能メモリ（RAM）か
らなるメモリ、２０は処理装置１４による演算結
果をエレベータ信号に変換する変換器、２１は変
換器２０に接続されたサイリスタ変換器２のサイ
リスタ点弧角を制御する位相制御回路である。
続されたサイリスタ変換器、３はサイリスタ変換
器２の直流側に接続されたかご巻上用直流電動機
の電機子（界磁は省略）、４はサイリスタ変換器
２と電機子３の間に挿入され、電機子３の運転中
閉成し停止すると開放する主回路接触器接点、５
は電機子３により駆動される巻上機の駆動綱車、
６は綱車５に巻き掛けられ両端にかご７及びつり
合おもり８が結合された主索、９は電機子３に直
結されたかご７の動きに対応するパルスを発生す
るパルス発生器、１０は電源１とサイリスタ変換
器２を結ぶ線路に挿入された変流器からなる電流
検出器、１１は電流検出器１０の出力をデイジタ
ル量に変換するＡ／Ｄ（アナログ／デイジタル）
変換器、１２はＡ／Ｄ変換器のオフセツト電圧を
調整する抵抗器、１３は速度デイジタル値の指令
信号を発する速度指令発生回路、１４はマイクロ
コンピユータ等の電子計算機で構成された処理装
置、１５〜１７はそれぞれ速度指令発生回路１
３、パルス発生器９及びＡ／Ｄ変換器１１からの
入力信号を処理装置１４内に取り込むための変換
器、１８は中央処理装置（以下CPUと言う）、１
９はプログラム及び固定値のデータを記憶する読
み出し専用メモリ（ROM）と、演算結果等のデ
ータを記憶する読み書き可能メモリ（RAM）か
らなるメモリ、２０は処理装置１４による演算結
果をエレベータ信号に変換する変換器、２１は変
換器２０に接続されたサイリスタ変換器２のサイ
リスタ点弧角を制御する位相制御回路である。
すなわち、交流電源１の交流電力はサイリスタ
変換器２によつて直流に変換され、電機子３に印
加されるので、電機子３は駆動される。これによ
り、綱車５は回転し、かご７は駆動される。一
方、速度指令発生回路１３から発せられる速度指
令信号は変換器１５を介して処理装置１４に取り
込まれ、パルス発生器９からのパルスからなる速
度帰還信号は変換器１６を介して処理装置１４に
取り込まれる。これらの信号はCPU１８で偏差
信号が求められ、変換器２０を介して位相制御回
路２１へ出力される。位相制御回路２１は上記偏
差信号に応じて、サイリスタ変換器２のサイリス
タ点弧角を制御するので、電機子３の印加電圧は
調整され、その回転速度、すなわち、かご７の昇
降速度が制御される。また、電流検出器１０の出
力はＡ／Ｄ変換器１１によつてデイジタル量に変
換され、電流帰還信号として変換器１７を介して
処理装置１４に取り込まれている。
変換器２によつて直流に変換され、電機子３に印
加されるので、電機子３は駆動される。これによ
り、綱車５は回転し、かご７は駆動される。一
方、速度指令発生回路１３から発せられる速度指
令信号は変換器１５を介して処理装置１４に取り
込まれ、パルス発生器９からのパルスからなる速
度帰還信号は変換器１６を介して処理装置１４に
取り込まれる。これらの信号はCPU１８で偏差
信号が求められ、変換器２０を介して位相制御回
路２１へ出力される。位相制御回路２１は上記偏
差信号に応じて、サイリスタ変換器２のサイリス
タ点弧角を制御するので、電機子３の印加電圧は
調整され、その回転速度、すなわち、かご７の昇
降速度が制御される。また、電流検出器１０の出
力はＡ／Ｄ変換器１１によつてデイジタル量に変
換され、電流帰還信号として変換器１７を介して
処理装置１４に取り込まれている。
ところで、Ａ／Ｄ変換器１１は演算増幅器が用
いられるのでオフセツト電圧が発生し、入力が零
になつても出力が零にならない。これを補正する
のが抵抗器１２である。しかし、オフセツト電圧
は経年的に変化することがあり、定期的に抵抗器
１２を調整しなければならない。しかも、サイリ
スタ変換器２は逆並列接続されたサイリスタが用
いられており、正側と逆側のサイリスタ群を切り
換えるときには、電機子３の電流が零になつてい
ることを検出しなければならない。もし、オフセ
ツト電圧が変化し、電流検出器１０の出力が零に
なつているのにＡ／Ｄ変換器１１の出力が零にな
らないときには、CUP１８は位相制御回路２１
にサイリスタ群を切り換える指令を出すことがで
きなくなり、サイリスタ変換器２は電機子３を制
御できなくなる虞れがある。逆に電流検出器１０
の出力が零になる前にＡ／Ｄ変換器１１の出力が
零になると、CPU１８は位相制御回路２１にサ
イリスタ群を切り換える指令を出すことになる。
その結果、両方のサイリスタ群が点弧し、電源短
絡を引き起こす虞れがある。
いられるのでオフセツト電圧が発生し、入力が零
になつても出力が零にならない。これを補正する
のが抵抗器１２である。しかし、オフセツト電圧
は経年的に変化することがあり、定期的に抵抗器
１２を調整しなければならない。しかも、サイリ
スタ変換器２は逆並列接続されたサイリスタが用
いられており、正側と逆側のサイリスタ群を切り
換えるときには、電機子３の電流が零になつてい
ることを検出しなければならない。もし、オフセ
ツト電圧が変化し、電流検出器１０の出力が零に
なつているのにＡ／Ｄ変換器１１の出力が零にな
らないときには、CUP１８は位相制御回路２１
にサイリスタ群を切り換える指令を出すことがで
きなくなり、サイリスタ変換器２は電機子３を制
御できなくなる虞れがある。逆に電流検出器１０
の出力が零になる前にＡ／Ｄ変換器１１の出力が
零になると、CPU１８は位相制御回路２１にサ
イリスタ群を切り換える指令を出すことになる。
その結果、両方のサイリスタ群が点弧し、電源短
絡を引き起こす虞れがある。
この発明は上記不具合を改良するもので、Ａ／
Ｄ変換器のオフセツト電圧を自動的に修正する機
能を持たせるようにしたエレベータの速度制御装
置を提供することを目的とする。
Ｄ変換器のオフセツト電圧を自動的に修正する機
能を持たせるようにしたエレベータの速度制御装
置を提供することを目的とする。
以下、第２図によりこの発明の一実施例を説明
する。
する。
図中、２３は変換器２０と同様の変換器、２４
は変換器２３に接続され切換指令を発する保持回
路、２５は電流検出器１０とＡ／Ｄ変換器１１の
間に設けられ上記切換指令により、Ａ／Ｄ変換器
１１を電流検出器１０か零電位かのいずれかに接
続する切換スイツチである。上記以外は第１図と
同様である。
は変換器２３に接続され切換指令を発する保持回
路、２５は電流検出器１０とＡ／Ｄ変換器１１の
間に設けられ上記切換指令により、Ａ／Ｄ変換器
１１を電流検出器１０か零電位かのいずれかに接
続する切換スイツチである。上記以外は第１図と
同様である。
次に、この実施例の動作を、特に電流帰還信号
の検出について説明する。
の検出について説明する。
まず、CPU１８からの命令が変換器２３を介
して保持回路２４に発せられ、保持回路２４は第
１の切換指令を出す。これにより、切換スイツチ
２５はＡ／Ｄ変換器１１を零電位に接続する。こ
のときのＡ／Ｄ変換器１１の出力A0はメモリ１
９に記憶される。この値はＡ／Ｄ変換器１１のオ
フセツト電圧に相当するものである。
して保持回路２４に発せられ、保持回路２４は第
１の切換指令を出す。これにより、切換スイツチ
２５はＡ／Ｄ変換器１１を零電位に接続する。こ
のときのＡ／Ｄ変換器１１の出力A0はメモリ１
９に記憶される。この値はＡ／Ｄ変換器１１のオ
フセツト電圧に相当するものである。
次に、CPU１８から命令が保持回路２４に発
せられ、保持回路２４は第２の切換指令を出す。
これにより切換スイツチ２５はＡ／Ｄ変換器１１
を電流検出器１０に接続する。このときのＡ／Ｄ
変換器１１の出力ＡはCPU１８内に読み込ま
れ、CPU１８はこの出力Ａとメモリ１９に記憶
されている出力A0との差（Ａ−A0）を求め、この
値を電機子３の電流値として速度制御演算を行
う。なお、上記第１及び第２の切換指令は、定期
的な演算時間間隔でCPU１８から発せられる。
せられ、保持回路２４は第２の切換指令を出す。
これにより切換スイツチ２５はＡ／Ｄ変換器１１
を電流検出器１０に接続する。このときのＡ／Ｄ
変換器１１の出力ＡはCPU１８内に読み込ま
れ、CPU１８はこの出力Ａとメモリ１９に記憶
されている出力A0との差（Ａ−A0）を求め、この
値を電機子３の電流値として速度制御演算を行
う。なお、上記第１及び第２の切換指令は、定期
的な演算時間間隔でCPU１８から発せられる。
上述以外の動作は第１図で説明したものと同様
である。
である。
なお、この実施例では、電流検出器１０とＡ／
Ｄ変換器１１の間に切換スイツチ２５を設けるこ
ととしたが、切換スイツチ２５を設けなくても同
様の機能を持たせることは可能である。すなわ
ち、第１図と同様の回路を用い、かご７が停止
し、主回路接触器接点４が開放したときに、サイ
リスタ変換器２のサイリスタをゲート遮断し、こ
のときのＡ／Ｄ変換器１１の出力A0をメモリ１
９に記憶させる。次に、かご７が走行していると
きのＡ／Ｄ変換器１１の出力ＡをCPU１８内に
読み込ませ、CPU１８でこの出力Ａとメモリ１
９に記憶されている出力A0との差（Ａ−A0）を求
めるようにしてもよい。このようにすれば、切換
スイツチ２５及び保持回路２４は不要となる。た
だし、Ａ／Ｄ変換器１１のオフセツト電圧の変化
を考慮し、最低±１ビツトの誤差を想定して演算
することが必要である。
Ｄ変換器１１の間に切換スイツチ２５を設けるこ
ととしたが、切換スイツチ２５を設けなくても同
様の機能を持たせることは可能である。すなわ
ち、第１図と同様の回路を用い、かご７が停止
し、主回路接触器接点４が開放したときに、サイ
リスタ変換器２のサイリスタをゲート遮断し、こ
のときのＡ／Ｄ変換器１１の出力A0をメモリ１
９に記憶させる。次に、かご７が走行していると
きのＡ／Ｄ変換器１１の出力ＡをCPU１８内に
読み込ませ、CPU１８でこの出力Ａとメモリ１
９に記憶されている出力A0との差（Ａ−A0）を求
めるようにしてもよい。このようにすれば、切換
スイツチ２５及び保持回路２４は不要となる。た
だし、Ａ／Ｄ変換器１１のオフセツト電圧の変化
を考慮し、最低±１ビツトの誤差を想定して演算
することが必要である。
以上説明したとおりこの発明では、逆並列接続
されたサイリスタ変換器に接続されたかご巻上用
の直流電動機の電機子電流を電流検出器により検
出したものをデイジタル量に変換するＡ／Ｄ変換
器を、零電位と上記電流検出器とに接続する切換
スイツチを設け、Ａ／Ｄ変換器が零電位に接続さ
れたときのＡ／Ｄ変換器の出力を記憶する記憶手
段と、その値とＡ／Ｄ変換器が電流検出器に接続
されたときのＡ／Ｄ変換器の出力との差を求め、
これを電機子電流として出力する演算手段を設け
たので、Ａ／Ｄ変換器のオフセツト電圧は自動的
に修正され、サイリスタ変換器のサイリスタ群の
切換えを適切に行うことができる。
されたサイリスタ変換器に接続されたかご巻上用
の直流電動機の電機子電流を電流検出器により検
出したものをデイジタル量に変換するＡ／Ｄ変換
器を、零電位と上記電流検出器とに接続する切換
スイツチを設け、Ａ／Ｄ変換器が零電位に接続さ
れたときのＡ／Ｄ変換器の出力を記憶する記憶手
段と、その値とＡ／Ｄ変換器が電流検出器に接続
されたときのＡ／Ｄ変換器の出力との差を求め、
これを電機子電流として出力する演算手段を設け
たので、Ａ／Ｄ変換器のオフセツト電圧は自動的
に修正され、サイリスタ変換器のサイリスタ群の
切換えを適切に行うことができる。
また、かごが停止中のときのＡ／Ｄ変換器の出
力を記憶する記憶手段と、この出力とかごが走行
中のときのＡ／Ｄ変換器の出力との差を求め、こ
れを電機子電流として出力するようにしたので、
切換スイツチ等を設ける必要はなく、安価に構成
することができる。
力を記憶する記憶手段と、この出力とかごが走行
中のときのＡ／Ｄ変換器の出力との差を求め、こ
れを電機子電流として出力するようにしたので、
切換スイツチ等を設ける必要はなく、安価に構成
することができる。
第１図は従来のエレベータの速度制御装置を示
す構成図、第２図はこの発明によるエレベータの
速度制御装置の一実施例を示す構成図である。 ２…サイリスタ変換器、３…かご巻上用直流電
動機の電機子、７…かご、１０…電流検出器、１
１…Ａ／Ｄ変換器、１４…処理装置、１８…
CPU、１９…メモリ、２１…位相制御回路、２
４…保持回路、２５…切換スイツチなお、図中同
一部分は同一符号により示す。
す構成図、第２図はこの発明によるエレベータの
速度制御装置の一実施例を示す構成図である。 ２…サイリスタ変換器、３…かご巻上用直流電
動機の電機子、７…かご、１０…電流検出器、１
１…Ａ／Ｄ変換器、１４…処理装置、１８…
CPU、１９…メモリ、２１…位相制御回路、２
４…保持回路、２５…切換スイツチなお、図中同
一部分は同一符号により示す。
Claims (1)
- 【特許請求の範囲】 １ 交流電源に接続され逆並列接続されたサイリ
スタ変換器にかご巻上用直流電動機を接続し、上
記電動機の速度帰還信号と、上記電動機の電機子
電流を電流検出器により検出しこれをＡ／Ｄ変換
器によりデイジタル量に変換した電流帰環信号と
を、電子計算機からなる処理装置に取り込み、そ
の出力により上記電動機の速度を制御し、上記電
流帰還信号が零のとき上記サイリスタ変換器を切
り換えるようにしたものにおいて、上記Ａ／Ｄ変
換器を零電位と上記電流検出器とに切換接続する
切換スイツチを設け、上記処理装置に上記Ａ／Ｄ
変換器が上記零電位に接続されたときの上記Ａ／
Ｄ変換器の出力を記憶する記憶手段と、この記憶
された出力と上記Ａ／Ｄ変換器が上記電流検出器
に接続されたときの出力との差を求めこれを上記
電機子電流として検出する演算手段とを備えたこ
とを特徴とするエレベータの速度制御装置。 ２ 交流電源に接続され逆並列接続されたサイリ
スタ変換器にかご巻上用直流電動機を接続し、上
記電動機の速度帰還信号と、上記電動機の電機子
電流を電流検出器により検出しこれをＡ／Ｄ変換
器によりデイジタル量に変換した電流帰還信号と
を、電子計算機からなる処理装置に取り込み、そ
の出力により上記電動機の速度を制御し、電流帰
還信号が零のとき上記サイリスタ変換器を切り換
えるようにしたものにおいて、上記処理装置に上
記かごが停止中のときの上記Ａ／Ｄ変換器の出力
を記憶する記憶手段と、この記憶された出力と上
記かごが走行中のときの上記Ａ／Ｄ変換器の出力
との差を求めこれを上記電機子電流として検出す
る演算手段と備えたことを特徴とするエレベータ
の速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56084059A JPS57199772A (en) | 1981-06-01 | 1981-06-01 | Controller for speed of elevator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56084059A JPS57199772A (en) | 1981-06-01 | 1981-06-01 | Controller for speed of elevator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57199772A JPS57199772A (en) | 1982-12-07 |
| JPS6223710B2 true JPS6223710B2 (ja) | 1987-05-25 |
Family
ID=13819916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56084059A Granted JPS57199772A (en) | 1981-06-01 | 1981-06-01 | Controller for speed of elevator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57199772A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173355U (ja) * | 1986-04-15 | 1987-11-04 | ||
| DE3708892C2 (de) * | 1987-03-19 | 1994-03-03 | Heidelberger Druckmasch Ag | Strommeßeinrichtung, insbesondere zur Bestimmung des Motorstroms eines Gleichstrommotors |
| JPH01222687A (ja) * | 1988-02-29 | 1989-09-05 | Shinko Electric Co Ltd | 駆動モータの電流制御回路の自動オフセット除去方法及び装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS5458341A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Ad conversion method |
| JPS5473546A (en) * | 1977-11-25 | 1979-06-12 | Fujitsu Ltd | Offset compensation system |
-
1981
- 1981-06-01 JP JP56084059A patent/JPS57199772A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51128254A (en) * | 1975-04-30 | 1976-11-09 | Mitsubishi Electric Corp | Analog-digital converter |
| JPS5458341A (en) * | 1977-10-19 | 1979-05-11 | Hitachi Ltd | Ad conversion method |
| JPS5473546A (en) * | 1977-11-25 | 1979-06-12 | Fujitsu Ltd | Offset compensation system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57199772A (en) | 1982-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5953795B2 (ja) | サイリスタモ−タの制御装置 | |
| GB2143999A (en) | Velocity control apparatus for an elevator | |
| US5352965A (en) | Container crane driving control system | |
| KR0134984B1 (ko) | 모우터 제어 장치 | |
| JPS6223710B2 (ja) | ||
| JPS6131712B2 (ja) | ||
| JPS6210109B2 (ja) | ||
| JPH07111708A (ja) | 電動車用誘導電動機制御装置 | |
| JP2000166291A (ja) | クレーン制御装置 | |
| JP3261914B2 (ja) | 電動機の定位置停止制御装置 | |
| JPS6322156B2 (ja) | ||
| JPH0340590B2 (ja) | ||
| JPH0357717B2 (ja) | ||
| KR200141187Y1 (ko) | 엘리베이터의 탑승인원에 따른 구동장치 | |
| JPH0746076Y2 (ja) | エレベ−タの速度制御装置 | |
| JP3011518B2 (ja) | エレベータの制御装置 | |
| JPS631369A (ja) | 直流コモンコンバ−タの切換え制御回路 | |
| KR890001047B1 (ko) | 페루우프 위치제어기에 있어서의 모우터 폭주현상 방지장치 | |
| JPH06178593A (ja) | 電動機の可変速駆動装置 | |
| JPH0728543B2 (ja) | 交流電動機の制御装置 | |
| JPH0817579B2 (ja) | エレベータの制御装置 | |
| JPS6111559B2 (ja) | ||
| JPH03107380A (ja) | 電圧形インバータ装置の回生モード検出方法 | |
| JPS6323586A (ja) | 誘導電動機の速度制御装置 | |
| JP2527053B2 (ja) | 吊上げ電磁石の励磁制御装置 |