JPS6223344B2 - - Google Patents

Info

Publication number
JPS6223344B2
JPS6223344B2 JP59170253A JP17025384A JPS6223344B2 JP S6223344 B2 JPS6223344 B2 JP S6223344B2 JP 59170253 A JP59170253 A JP 59170253A JP 17025384 A JP17025384 A JP 17025384A JP S6223344 B2 JPS6223344 B2 JP S6223344B2
Authority
JP
Japan
Prior art keywords
register
data
digit
information
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59170253A
Other languages
English (en)
Other versions
JPS6063658A (ja
Inventor
Shigeru Toyomura
Takeshi Kawanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP59170253A priority Critical patent/JPS6063658A/ja
Publication of JPS6063658A publication Critical patent/JPS6063658A/ja
Publication of JPS6223344B2 publication Critical patent/JPS6223344B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】 本発明は数値、記号を取り扱う電子機器に関す
る。
従来電子機器例ば、ジヤーナル式印字機能を持
つ、電子式卓上計算機は四則演算の他に、通常演
算に無関係に、レジスターの内容を印字すること
ができるノン・アドキーを保有している。一般に
このキーは“#”キーと称され、伝票集計計算又
はその他の計算時に、この□#キーにより、日付け
を印字したり、また項目番号を印字する。かかる
キーの操作は後での計算内容の整理又はチエツク
を容易にするものである。
第1図は□#キーによる従来印字例を示す。従来
例では、1975年9月3を□#キーにより印字する場
合は第1図のように#1975・93となるここで1975
年と9月の間は、ポイント記号により区別されて
いるので、明瞭に年月を区別できるが9月と3日
の間にはポイント記号が印字されないので区別し
にくい。これはポイント記号が整数部と小数部の
区別のみに使用される少数点として最大1個しか
置数データーの中に割り込ますことができなかつ
たためであり、そのため置数データを2個以上に
分割することができず、はなはだ不便であつた。
本発明の目的は機器に入力される数値記号が演
算に用いられる他に単なる数値記号、即ち非演算
情報(年月日やグラフイツク)として取り扱える
ようにすることで、種々の情報(演算情報・非演
算情報)を取扱える電子機器を提供するものであ
ります。
その他の目的は以下本発明による一実施例の説
明に従い明らかとなるであろう。
第2図は本発明による電子機器の計算機の一実
施例を示すブロツク図である。
図に於て、KBは計算機に数値、命令等の情報
を入力させるキーボードで、0〜9,・,四則命
令、ノンアドの#キーが配置されている。CCは
キーボードにキー信号を出力し、その信号を受け
取ることにより操作されたキーの種類を判別し、
逐次制御を行なう制御回路である。Aはリードオ
ンリーメモリー(ROM)で、逐次制御のための
マイクロインストラクシヨン情報を記憶し、制御
回路CCとのコミニユケーシヨンによつて異なる
マイクロインストラクシヨン情報を発生する。
CはリードオンリメモリーAからの情報を受け
取り、情報の判別を行なうROMデコーダであ
る。
DはROMデコーダDからの信号により4ビツ
ト構成の0〜9,A〜Fの16種類のコードを発生
し、後記する循環レジスタに上記コード信号を入
力させる回路で、第3図にその詳細を示す如く、
エンコーダDE、コード信号を貯える並列入力直
列出力のバツフアレジスタDB、循環レジスタに
情報を入力させる制御ゲートDG1,DG2,DE3
からなつており、かかる回路DはROMデコーダ
Cより信号をエンコーダDEで4ビツトのコード
信号に変換し、バツフアレジスタDBに信号を入
力する。バツフアレジスタDBに貯えられた信号
は直列に御御ゲートDG1,DG3を介して循環レジ
スタEの循環ループ内に入力される。上記制御ゲ
ートDG1はROMデコーダCよりの信号で開閉
し、また循環ループをきずく制御ゲートDG2は閉
開する。Eは数値または記号情報を保持するため
の循環レジスタであり、1桁4ビツト構成であ
る。Fは循環レジスタEの最上値桁の1つ下のE
M桁に数値又は記号情報が格納されているかどう
か検知する回路である。Gは循環レジスタEの数
値は記号情報を1桁左(上位桁)にシフトするた
めのシフト回路で、第3図にその詳細を示す如
く、一桁分のレジスタGRと制御ゲートGG1
GG2,GG3,GG4及びインバータGIから構成さ
れ、ROMデコーダCからの信号により、左シフ
トさせないとき、レジスタEの情報は制御ゲート
GG2,GG4を介してレジスタEに入る。また1桁
左シフトさせるときはレジスタEの情報は制御ゲ
ートGG1、レジスタGR、制御ゲートGG3,GG4
介してレジスタEに入る。Iは循環レジスタEの
データを制御ゲートHG1,HG2,HG3を介して受
け取りプリンターからのドラム位置検出信号TP
をカウントしTPカウンタとレジスタEのデータ
との一致をとり、一致データを後述するレジスタ
に送出する。またその他の印字に必要な印字制御
を行うプリンタコントロール回路である。Jはス
タテツク・シフト・レジスタで構成され、プリン
タコントロールIからの一致データを受け取り、
アンプKを介して、プリンタLに送出する。プリ
ンタLはアンプKからの信号により、ハンマーを
駆動し印字用紙に印字を行う。Mは回路Dのエン
コーダ出力を入力し、循環レジスタN1に数値、
小数点情報を入力させる回路である。
OG1,OG2,OG3は回路MよりレジスタN1に入
力する情報の制御ゲートである。
N2は数値データ、小数点データ等が入力され
るレジスターで、N3はレジスタN1,N2の情報を
処理する演算用レジスタで、加算回路Pに接続さ
れている。QはレジスタN1,N2,N3の情報を移
動させる制御ゲートを有する制御回路である。
上記構成より成る実施例の作動説明を行なう。
例として1975年9月3日を□#キーによつて印字す
る場合を示す。
まず置数キー□1が押下されると制御回路CC
で、置数キー□1が押されたことを検知する。それ
によつてはそれをROMAに知らせROMAからは
数値“1”を循環レジスタE格納するための逐次
命令がROMデコーダCに出力される。ROMデコ
ーダCはそれらの命令を解読して回路Dにてコー
ド“1”を発生させ、循環レジスタEの最小位桁
E1に入力する。その後、次の置数キーのため
に、循環レジスタEの再上位桁の1桁下のEM
までデータが格納されているかどうかを検知回路
Fにて検知しEM桁までデータが格納されていな
ければ循環レジスタEのデータを左(上位桁)に
1桁シフトを行い、再下位桁E1を空けておく。
第4図は上記制御を示す制御図である。
図の中でCG(1)E1は回路Dで、コード“1”を
発生して循環レジスタEの最小位桁E1に入力す
ることである。
次に置数キー□9が押下されると前記と同様の処
理が行なわれコード“9”が循環レジスタEに入
力される。
置数キー□7□5の時も上記と同様の処理が行なわ
れる。次にポイントキー□・が押下された場合も上
記の処理と同じであるが回路Dにて発生さすポイ
ントを示すコードを“A”として循環レジスタE
の最下位桁に格納する。
以後同様にして□9□・□3のキー操作が処理され
る。このようにして最終的には循環レジスタ内に
1975A9A3というデータが格納される。
上述の如くキーボードKBからの入力情報がレ
ジスタEに貯えられている間、レジスタN1にも
レジスタEに入つている情報とほぼ同じものが入
力される。レジスタN1の内容は回路Dのエンコ
ーダDEより逐次1,9,7,5,・,9,・,3
のデータが送られてくるが、“5”の次のポイン
トが入力されたとき、レジスタN1の小数点を記
憶する桁に小数点の情報を入力し、さらに“9”
が入力されると、小数点の桁位置を記憶する桁に
桁データが入る。次に小数点が入力されると桁位
置の情報がクリアされて再び桁位置のデータは0
となる。次に“3”が置数されると、桁位置の情
報内容は1となり、結局レジスタN1の内容は
19759,3が入つていることになる。即ち、ここ
では最小の小数点情報を誤まりであると判定して
いる。
そこで次に□#キーが操作されると、そこで□#キ
ーが押されればROMAから命令が出され第5図
に示す制御が行なわれる。
まず、印字用紙の左側にデータを印字するため
に循環レジスタEのEM桁までデータを左シフト
するが、検知回路Fにて循環レジスタEのEM
にデータがあるかどうかを検知しEM桁までデー
タがはいつていない時シフト回路Gにてデータを
1桁左シフトを行う。その時1桁左シフトを行な
つたことによりデータがなくなつた最下位のE1
桁にサプレスコード“F”を入れる。
これはデータを印字紙の左詰めに印字した場
合、データ部以外の下位桁をサプレスするためで
ある。上記の左シフトをM桁まで、シフトを行い
再上位桁×には“#”マークを印字するためにコ
ード“B”を回路Dで発生させ入力する。
これらの処理によつて循環レジスタE内のデー
タは循環レジスタEが16桁の場合は
B1975A9A3FFFFFFFとなる。このデータを印
字するために、プリントコントロールIに送り出
し、プリントコントロールIはプリンターのドラ
ム位置検出信号TPをカウントし、TPカウンタ
(不図示)と循環レジスタE内のデータとの一致
をとり、一致データをスタテイツクシフト・レジ
スタ部Jに送出し、アンプKを介してプリンター
Lのハンマーを並列駆動し、第6図に示される如
く#1975・9・3の如く印字される。
なおレジスタN1に入つたデータ19759・3は、
#キーの操作によりあるいは#キーの次のキー操
作によりROMAより信号が発生し、かかる信号
を受け取るROMデコーダCの出力によりクリア
される。
上記実施例に於て計算を行なわせるときは、第
6図に従つて行なうならば被演数であるが“1”
がキーボードKBより入力されると上述の如くレ
ジスタN1に配置される。次に加算命令の“+”
キーが操作されると、データ“1”がレジスタ
N3(初めデータの内容は0である)のデータと
加算され、レジスタN3に残る。
また+キーが操作されたことによりレジスタ
N1のデータ“1”はプリンタコントロール回路
Iに送られ、TPカウンタの内容と一致したとき
レジスタJに送られアンプKを介してプリンタL
に送られて、第6図に示す如く加算記号と共に印
字される。
次に演算数の“2”が入力されると、レジスタ
N1に入力され、次の+キーの操作により先程と
同様な作動が行なわれ、データが印字され、加算
結果はレジスタN3に残つている。次に*のグラ
ンドトータルキー(不図示)が操作されると1+
2の加算結果印字される。上述の如き構成により
第6図に示す如き結果を得ることができる。
第7図は本発明による電子機器の他の印字例を
示すもので、ポイント記号を複数入力することが
できるので簡単なグラフを作成することができ
る。
第8図はセグメントタイプのサーマルヘツドも
しくは通常の表示管にて表示させる他の実施例
で、Rは第2図に示す制御ゲートHG3より表示情
報を入力するセグメントデコーダで、かかる出力
が表示装置Sに印加されている。
またかかる表示装置Sの桁信号は制御回路CC
あるいはキーボードKBのマトリクスの一端より
供給しても良い。
上記表示装置にも前述と同様の作用をなすこと
ができ、表示情報の内容を明瞭に区別することが
できる。
なお1桁のサーマル・ヘツドを備えたときも上
述と同様の作用を得ることができる。
また年月日の区切りを明確にさせたいとき、年
月日のデータが入力されたことを判明する手段を
設ければ、リード・オンリメモリーAの制御によ
り#キーを操作したとき、自動的に年月日の間に
区切りのマークを挿入することもできる。このと
き、またその他のとき区切りのマークとして一記
号、三桁位取り記号、その他の特殊なパターン記
号を用いることもできる。
以上詳述した様に本発明によれば、数値、記号
を入力する入力手段と、前記入力手段からの前記
数値、前記記号を入力順に記憶する第1の記憶手
段と、前記入力手段からの前記記号を小数点とし
て該小数点位置情報および前記数値と共に記憶す
る第2の記憶手段と、前記第2の記憶手段に接続
され、前記数値を演算処理する演算処理手段と、
前記演算処理手段、第1の記憶手段および第2の
記憶手段に接続され、前記演算処理手段の演算結
果及前記第1の記憶手段の内容を可視化する手段
とを設けることで、記号情報を、演算情報の一つ
の情報として、非演算情報の一つの情報として又
本発明の第2の実施例の様に記号情報をグラフイ
ツクを構成する為の情報として取り扱えることに
なり、種々の情報を取り扱えられるようになりま
す。
【図面の簡単な説明】
第1図は従来の印字例を示す図。第2図は本発
明による電子機器の一実施例を示すブロツク図、
第3図は第2図に示される回路D、シフト回路G
のブロツク図、第4図は第2図に示すブロツク図
の制御説明図、第5図は第2図に示す制御説明
図、第6図は本発明による電子機器の印字例を示
す図、第7図は他の印字例を示す図、第8図は本
発明による電子機器の他の実施例を示すブロツク
図で、KBはキーボード、CCは制御回路、Aは
ROM、Eはレジスタ、Gはシフト回路である。

Claims (1)

  1. 【特許請求の範囲】 1 数値、記号を入力する入力手段と、 前記入力手段からの前記数値、前記記号を入力
    順に記憶する第1の記憶手段と、 前記入力手段からの前記記号を小数点として該
    小数点位置情報および前記数値と共に記憶する第
    2の記憶手段と、 前記第2の記憶手段に接続され、前記数値を演
    算処理する演算処理手段と、 前記演算処理手段、第1の記憶手段および第2
    の記憶手段に接続され、前記演算処理手段の演算
    結果及前記第1の記憶手段の内容を可視化する手
    段と を有する電子機器。
JP59170253A 1984-08-14 1984-08-14 電子機器 Granted JPS6063658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170253A JPS6063658A (ja) 1984-08-14 1984-08-14 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170253A JPS6063658A (ja) 1984-08-14 1984-08-14 電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50127770A Division JPS5949621B2 (ja) 1975-10-23 1975-10-23 ケイサンキ

Publications (2)

Publication Number Publication Date
JPS6063658A JPS6063658A (ja) 1985-04-12
JPS6223344B2 true JPS6223344B2 (ja) 1987-05-22

Family

ID=15901509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170253A Granted JPS6063658A (ja) 1984-08-14 1984-08-14 電子機器

Country Status (1)

Country Link
JP (1) JPS6063658A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850480B2 (ja) * 1996-01-29 2006-11-29 中央発條株式会社 ケーブルを用いた遠隔操作装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011636A (ja) * 1973-06-01 1975-02-06

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562290Y2 (ja) * 1973-06-07 1981-01-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011636A (ja) * 1973-06-01 1975-02-06

Also Published As

Publication number Publication date
JPS6063658A (ja) 1985-04-12

Similar Documents

Publication Publication Date Title
US4375922A (en) Character printing system in electronic data processing apparatus such as electronic calculators
US4389641A (en) Alphanumeric display
US4164789A (en) Electronic apparatus for dealing with numerical information
US4410956A (en) Exponential operation device
US4114026A (en) Electronic desk-top accounting machine and calculator
US4626990A (en) Electronic cash register
US4553219A (en) Typewriter having calculating capability
JPS6223344B2 (ja)
US4208720A (en) Calculator with algebraic operating system
US8316067B2 (en) Decimal computing apparatus, electronic device connectable decimal computing apparatus, arithmetic operation apparatus, arithmetic operation control apparatus, and program-recorded recording medium
JPS5949621B2 (ja) ケイサンキ
GB1453607A (en) Adaptable programmed calculator
US4348733A (en) Calculator with algebraic operating system
US5285404A (en) Device for checking decimal data
JPH021627Y2 (ja)
JP2564742B2 (ja) 電子データ処理装置
JPS6113623B2 (ja)
JPS6321939B2 (ja)
JPS6235130B2 (ja)
JPS6315958Y2 (ja)
JPS6314370B2 (ja)
JP2700960B2 (ja) 電子式卓上計算機
JPS6227930Y2 (ja)
JPS6238735B2 (ja)
JPH01277958A (ja) 電子式卓上計算機