JPS62232220A - フエイズロツクドル−プ回路 - Google Patents

フエイズロツクドル−プ回路

Info

Publication number
JPS62232220A
JPS62232220A JP61075943A JP7594386A JPS62232220A JP S62232220 A JPS62232220 A JP S62232220A JP 61075943 A JP61075943 A JP 61075943A JP 7594386 A JP7594386 A JP 7594386A JP S62232220 A JPS62232220 A JP S62232220A
Authority
JP
Japan
Prior art keywords
signal
output
lpf
controlled oscillator
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61075943A
Other languages
English (en)
Inventor
Yoshio Ogushi
大串 義雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61075943A priority Critical patent/JPS62232220A/ja
Publication of JPS62232220A publication Critical patent/JPS62232220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はPLL (フェイズロックドループ)回路に関
するものである。
先釆且韮 一般に、P L 1回路は、回路入力信号と電圧制御発
振器の出力信号どの位相差に応じた制御信号を得てこの
制御信号によって当該電圧制御発振器を制御する構成と
なっている。こうすることにより、回路入力信号の位相
と電圧制御発Wl器の発振出力信号の位相とが共に等し
くなる様に動作するものである。よって、入力信号とし
てFM変調された信号が用いられる場合には、当該制御
信号であるループフィルタの出力信号はFM復調信号が
得られることになり、従って、PLL回路はFM復調回
路として用いられることがある。
かかる従来のPLL回路を用いたFM復調回路は次の如
き欠点を有している。入力信号がない場合、あるいは入
力信号があっても分圧制御発振器の出力信号が当該入力
信号に対して位相開明していない場合、復調用ノJ端子
にはノイズあるいは全く意味を待たない信号が現われる
ことになる。それにもかかわらず、従来のPLL回路の
構成では、この出力端子に現われる信号が真の信号であ
るかノイズ等の無意味な信号であるかを区別することは
不可能であり、よって不要なノイズ等の成分を除去する
上で問題となるという欠点を有する。
発明の目的 本発明の目的は、入力信号にフェイズロックドループが
位相同期しているか否かを容易に検出可能として、回路
出力信号が真の信号であるかノイズであるかを区別し得
る様にしたPLL回路を提供することである。
発明の構成 本発明によれば、回路入力信号と電圧制御発振器の出力
信号との位相差に応じた制御信号によりこの電圧制御発
振器を制御するように構成されたフェイズロックドルー
プ回路であって、外乱信号を前記制御信号に加算して前
記電圧制御発振器の制御入力端子へ供給する外乱信号供
給手段と、前記信号中に前記外乱信号が含まれているか
否かを検出する外乱信号検出手段とを含むことを特徴と
するフェイズロックドループ回路が得られる。
実施例 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のブロック図であり、電圧制御
発振器1の発振信号とFM入力信号とは位相比較Z2に
おいて位相比較され、両名の位相差に応じた信号が得ら
れる。この位相差信号はLPF(ローパスフィルタ)3
を介してFM復調信号となると共に加算器4の1人力と
なる。この加n器4の他人力にはPLLループへの外乱
である擾乱発生のための発振器5による発振出力が印加
されている。この加Hf14の加算出力が電圧制御発振
器1の制御入力となる。
一方、乗1Fi6が設けられており、LPF3の出力で
ある復調出力と発振器5の擾乱信号との乗算がなされ、
この乗算出力がLPF7を介して同期検波信号として導
出されることになる。この乗rJ器6及びLPF7によ
って復調信号中に擾乱信号と同一信号が含まれているか
否かの検出が行われるが、この例は擾乱13号が正弦波
の場合に適用可能である。
かかる構成において、入力信号を5in(2πfit)
とし、電圧制御発振器1の発振信号を5in(2π「O
t)とし、両者が共に位相同期している場合には、以下
に示す様に擾乱信号VD−(2πfpt)と同一成分が
復調信号端子(LPF3の出力)から導出される。すな
わち、LPF3の出力をVd 、 ffi圧制御発振器
1の制御入力端子の信号をvOとし、また電圧it、I
I III発振各1の出力周波数fOと制御入力端子電
圧vOとの関係をfo −kVo  (kは定数)とす
ると、位相同期がとれている場合、fi−foであるの
で、 Vo −fo /に−fi /に となる。一方、 Vo =Vp +Vd であるから、LPF3の出力Vdは、 Vd =Vo −Vp−fi /に−vpとなり、LP
F3の出力にはFM復調信号と同時に外乱として印加し
た擾乱信号Vpと同一の成分が出力されることになる。
そこで、この擾乱信号と同一の成分が復調出力に現われ
ていることを検出するために、乗算器6及びLPF7に
よる同期検波を行っており、LPF7には擾乱信号の検
出信号が導出されるのである。
入力信号が印加されていないときには、PLLループが
構成されなくなるので、擾乱信号は電圧制御発振器1の
発掘周波数を変動させるだけであり、LPF3からは擾
乱信号と同一成分は同等出力されない。よって、同期検
波をなす検波回路のLPF7の出力には検出信号は得ら
れないことになる。
この様に、PLLループが位相同期している場合には検
出信号が出力され、そうでない場合には検出信号が出力
されないよう動作する。よってこの検出信号によりPL
Lループの同期状態の判別が可能となるものである。
第2図は本発明の他の実施例のブロック図であり、第1
図と同等部分は同一符号により示されている。擾乱信号
と同一成分の検出のために、LPF3の出力にBPF 
(バンドパスフィルタ)8ど検波器9とを設けた構成と
なっている。BPF8により擾乱信号成分の周波数を抽
出し、これを検波器9にて検波して検出する方式である
発明の効果 叙上の如く、本発明によれば、擾乱信号をPL[ループ
に外乱として印加してこの擾乱信号と同一成分が復調出
力に含まれているか否かを検知することにより位相同期
しているかどうかを検出可能となり、よって復調出力端
子の信号が真の信号であるかノイズ成分であるかを容易
に区別可能となるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は本発明
の他の実施例のブロック図である。 主要部分の符号の説明 1・・・・・・電圧制御発振器 2・・・・・・位相比較器 3.7・・・・・・しPF 4・・・・・・加算回路 5・・・・・・発振器

Claims (1)

    【特許請求の範囲】
  1. 回路入力信号と電圧制御発振器の出力信号との位相差に
    応じた制御信号によりこの電圧制御発振器を制御するよ
    うに構成されたフェイズロックドループ回路であって、
    外乱信号を前記制御信号に加算して前記電圧制御発振器
    の制御入力端子へ供給する外乱信号供給手段と、前記信
    号中に前記外乱信号が含まれているか否かを検出する外
    乱信号検出手段とを含むことを特徴とするフェイズロッ
    クドループ回路。
JP61075943A 1986-04-02 1986-04-02 フエイズロツクドル−プ回路 Pending JPS62232220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61075943A JPS62232220A (ja) 1986-04-02 1986-04-02 フエイズロツクドル−プ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61075943A JPS62232220A (ja) 1986-04-02 1986-04-02 フエイズロツクドル−プ回路

Publications (1)

Publication Number Publication Date
JPS62232220A true JPS62232220A (ja) 1987-10-12

Family

ID=13590815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61075943A Pending JPS62232220A (ja) 1986-04-02 1986-04-02 フエイズロツクドル−プ回路

Country Status (1)

Country Link
JP (1) JPS62232220A (ja)

Similar Documents

Publication Publication Date Title
CA1198181A (en) Phase synchronizing circuit
JPS5835428B2 (ja) 搬送波再生回路
KR930018947A (ko) 2중 루프 pll회로
JPS62232220A (ja) フエイズロツクドル−プ回路
KR100261805B1 (ko) 원하는위상에주파수및위상로킹회로를로킹시키기위한회로
JP3024297B2 (ja) 位相同期受信回路
US4759079A (en) Random noise detecting system and method
JPS6124380A (ja) テレビ音声多重信号検波用pll回路
JP2000004121A (ja) 発振変調回路
KR0157462B1 (ko) 위상고정루프회로의 트래킹범위확장방법 및 그 장치
JPH09135167A (ja) 位相同期ループ装置
JPH05347557A (ja) 位相固定ループを含む回路
JPS60182205A (ja) 追尾形帯域濾波器
JPH0362681A (ja) 映像信号クランプ回路
JPS61248631A (ja) スペクトル拡散通信装置
KR940010711A (ko) 영상 검파 회로
JPH0448031Y2 (ja)
JPH0528829Y2 (ja)
JPH06232926A (ja) 搬送波信号再生回路
JPH0669912A (ja) 位相同期発振器
JPH05252071A (ja) Fm復調装置
JPS5875333A (ja) 低減搬送波単側波帯信号受信方式
JPH0292033A (ja) マルチパス検出回路
JPH04326644A (ja) Msk復調回路の同期検出装置
JPS6238665B2 (ja)