JPS6222487A - ＧａＡｓ電界効果トランジスタ - Google Patents
ＧａＡｓ電界効果トランジスタInfo
- Publication number
- JPS6222487A JPS6222487A JP16220485A JP16220485A JPS6222487A JP S6222487 A JPS6222487 A JP S6222487A JP 16220485 A JP16220485 A JP 16220485A JP 16220485 A JP16220485 A JP 16220485A JP S6222487 A JPS6222487 A JP S6222487A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- layer
- type active
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロ波帯の発振器、増幅器に使用するＧａ
Ａｓ電界効果トランジスタに関し、特にＲＦ特性及び量
産性のすぐれたＧａＡｓ電界効果トランジスタの構造に
関する。
Ａｓ電界効果トランジスタに関し、特にＲＦ特性及び量
産性のすぐれたＧａＡｓ電界効果トランジスタの構造に
関する。
従来、この種のＧａＡｓ電界効果トランジスタ（以下Ｇ
ａＡｓＦＥＴと記す）は例えば、第３図に示すように、
絶縁性ＧａＡｓ基板１７上に放炎したｎ型活性層１６上
に（中間ｌこバッファ一層を含む場合もある）ゲート電
極１４．ソース電極１５．ドレイノミ極１３を構成して
いた。又、高出力ＧａＡｓＦＥＴは第４図の上面図に示
すように、多数の単位ＦＥＴを接続する構成となってい
るため第４図ではソース電極１８の配線部とゲート電極
２０の配線部がクロス配線部２２１に生ずる。
ａＡｓＦＥＴと記す）は例えば、第３図に示すように、
絶縁性ＧａＡｓ基板１７上に放炎したｎ型活性層１６上
に（中間ｌこバッファ一層を含む場合もある）ゲート電
極１４．ソース電極１５．ドレイノミ極１３を構成して
いた。又、高出力ＧａＡｓＦＥＴは第４図の上面図に示
すように、多数の単位ＦＥＴを接続する構成となってい
るため第４図ではソース電極１８の配線部とゲート電極
２０の配線部がクロス配線部２２１に生ずる。
上述したＧａＡｓＦＥＴの構造は以下のような欠点を有
している。
している。
（ｔｌ 高出力ＧａＡｓ Ｆ ＦＪＴでは多数の単位
ＦＥＴ ＝ｉ並列に動作させる九めチップ上に多数の単
位ＦＥＴ ｉ配すが、ゲート・ソース・ドレイン各々の
電極をまとめてひきだしてボンディング本数を少くする
のが通常である。しかしこの引き出す際に図４に示すよ
うにクロス配線が必要になり、製造プロセスが複雑にな
る。
ＦＥＴ ＝ｉ並列に動作させる九めチップ上に多数の単
位ＦＥＴ ｉ配すが、ゲート・ソース・ドレイン各々の
電極をまとめてひきだしてボンディング本数を少くする
のが通常である。しかしこの引き出す際に図４に示すよ
うにクロス配線が必要になり、製造プロセスが複雑にな
る。
（２）上記のひきだしたソース電極にボノディノグして
ソースをアース電極に接続するが、このボンディング線
によるインダクタンスは比較的大きく、マイクロ波帯で
は利得の劣化要因になる。
ソースをアース電極に接続するが、このボンディング線
によるインダクタンスは比較的大きく、マイクロ波帯で
は利得の劣化要因になる。
本発明は上述した従来の欠点を除去し、製造プロセスが
簡単になると共に、ボンディング線によるインダクタン
スはほとんどなく、高周波での利得の改善され２ＧａＡ
ｓ電界効果トランジスタを提供することを目的とする。
簡単になると共に、ボンディング線によるインダクタン
スはほとんどなく、高周波での利得の改善され２ＧａＡ
ｓ電界効果トランジスタを提供することを目的とする。
本発明のＧａＡｓ［界効果トランジスタは、導電性を有
するｎ＋ＧａＡｓ基板と、該ｎ＋ＧａＡｓ基板上に埋め
込まれた絶縁性ＧａＡｓ層と、該絶縁性Ｇａ Ａｓ層並
びに前記ｎ＋ＧａＡｓ基板の表面に形成されたｎ型活性
層と、絶縁性ＱＩＡｓ層の領域上のｎ型活性層上に形成
されたゲート電極部、ドレイン電極部及びテヤノネル部
と、前記ｎ＋ＧａＡｓ基板の裏面に形成されたソース電
極とを有して構成される。
するｎ＋ＧａＡｓ基板と、該ｎ＋ＧａＡｓ基板上に埋め
込まれた絶縁性ＧａＡｓ層と、該絶縁性Ｇａ Ａｓ層並
びに前記ｎ＋ＧａＡｓ基板の表面に形成されたｎ型活性
層と、絶縁性ＱＩＡｓ層の領域上のｎ型活性層上に形成
されたゲート電極部、ドレイン電極部及びテヤノネル部
と、前記ｎ＋ＧａＡｓ基板の裏面に形成されたソース電
極とを有して構成される。
次に、本発明について図面を参照して説明する、第１図
は本発明の一実施例の縦断面図である。第１図において
５はｎ＋ＧａＡｓ基板で従来の絶縁性ＧａＡｓに対し本
実施例では導電性基板を使用する、また３はｎ＋ＧａＡ
ｓ基板５の一部に埋め込まれた絶縁性ＧａＡｓ層３で、
この絶縁性ＧａＡｓ層３及び絶縁性ＧａＡｓ層３の形成
されていないｎ＋ＧａＡｓ基板５の表面にはｎ型活性層
４が形成されている。そして絶縁性ＧａＡｓ層３の形成
領域上のｎ型活性層上にはドレイ／を極ｌとゲート電極
２が形成されている。一方ソース電極６はｎ＋ＧａＡｓ
基板の裏面に形成されている。
は本発明の一実施例の縦断面図である。第１図において
５はｎ＋ＧａＡｓ基板で従来の絶縁性ＧａＡｓに対し本
実施例では導電性基板を使用する、また３はｎ＋ＧａＡ
ｓ基板５の一部に埋め込まれた絶縁性ＧａＡｓ層３で、
この絶縁性ＧａＡｓ層３及び絶縁性ＧａＡｓ層３の形成
されていないｎ＋ＧａＡｓ基板５の表面にはｎ型活性層
４が形成されている。そして絶縁性ＧａＡｓ層３の形成
領域上のｎ型活性層上にはドレイ／を極ｌとゲート電極
２が形成されている。一方ソース電極６はｎ＋ＧａＡｓ
基板の裏面に形成されている。
上記構成によるＱａ Ａ ｓ電界効果トランジスタにお
いてはソース電極６を裏面から取出すのでｎ＋ＧａＡｓ
基板は導電性である必要がありこのとき基板抵抗が高い
と損失を生ずるので低抵抗である必要があり ｌ Ｘ
ｌ ０１８ ｃｒｎ −３以上の不純物濃度の基板が望
ましい。一方ｎ型活性鳥４の不純物濃度はｌＸ１０１６
〜５ Ｘ １０１７ｃｍ−３程度でよい。
いてはソース電極６を裏面から取出すのでｎ＋ＧａＡｓ
基板は導電性である必要がありこのとき基板抵抗が高い
と損失を生ずるので低抵抗である必要があり ｌ Ｘ
ｌ ０１８ ｃｒｎ −３以上の不純物濃度の基板が望
ましい。一方ｎ型活性鳥４の不純物濃度はｌＸ１０１６
〜５ Ｘ １０１７ｃｍ−３程度でよい。
第２図は本発明の構造による高出力ＧａＡｓＦＥＴの一
実施例の上面図を示す。第２図において８はドレイン電
極、１０はｎ＋基板上に直接ｎ型活性層が成長しである
領域であり裏面のソース電極と電気的に接続している。
実施例の上面図を示す。第２図において８はドレイン電
極、１０はｎ＋基板上に直接ｎ型活性層が成長しである
領域であり裏面のソース電極と電気的に接続している。
１１はゲート電極である。
１２はメサエッチされに境界線を示し７がメサエッチに
より絶縁性ＧａＡｓが露出している領域である。第２図
よりわかるように、ドレイン電極及びゲート電極はそれ
ぞれ並列に接続されているが、それぞれ反対側で接続さ
れ、しかもソース電極は裏面から取られているのでそれ
らの配線のクロス配線部は発生することはない。
より絶縁性ＧａＡｓが露出している領域である。第２図
よりわかるように、ドレイン電極及びゲート電極はそれ
ぞれ並列に接続されているが、それぞれ反対側で接続さ
れ、しかもソース電極は裏面から取られているのでそれ
らの配線のクロス配線部は発生することはない。
以上説明したように本発明によるＧａＡｓＦＥＴはソー
ス電極がＧａＡｓＦＥＴの裏面（通常アース面となって
いる。）にある友め、ソース電極は直接アース面に接続
されソース・インダクタンスはほとんどない。このため
高周波での利得の改善が可能である。又第２図に示すよ
うに単位ＦＥＴの各ソース領域は裏面で接続されており
、ドレイン電極、ゲート電極のようにまとめてひき出す
必要がないのでクロス配線は不要であり製造プロセスが
非常に簡単になる。
ス電極がＧａＡｓＦＥＴの裏面（通常アース面となって
いる。）にある友め、ソース電極は直接アース面に接続
されソース・インダクタンスはほとんどない。このため
高周波での利得の改善が可能である。又第２図に示すよ
うに単位ＦＥＴの各ソース領域は裏面で接続されており
、ドレイン電極、ゲート電極のようにまとめてひき出す
必要がないのでクロス配線は不要であり製造プロセスが
非常に簡単になる。
第１図は本発明の一実施例の縦断面図、第２図は本発明
の他の実施例で、高出力ＧａＡｓＦＥＴを構成した場合
の上面図、第３図は従来のＧａＡｓＦＥＴの一例の縦断
面図、第４図は従来の高出力ＧａＡｓＦＥＴの一例の上
面図である。 １・・・・・・ドレイン電極、２・・・・・・ゲート電
極、３・・・・・・絶縁性ＧａＡｓ１４・・・・・・ｎ
型活性層、５・・・・・・ｎ＋Ｇａ Ａ ８基板、６・
・・・・・ソース電極、７・・・・・・絶縁性Ｑａ人３
．８−−−−−−ドレイン電極、１０°”−ｎ＋ＧａＡ
ｓ基板上にｎ型活性層のみのっている領域、１１・・・
・・・ケート電極、１２・・・・・・メサエッチの境界
線、１３・・・・・・ドレイン電極、１４・・・・・・
ゲート電極、１５・・・・・・ソース電極、１６・・・
・・・ｎ型活性層、１７・・・・・・絶縁性ＧａＡｓ基
板、１８・・・・・・ソース電極、１９・・・・・・ド
レイン電極、２０・・・・・・ゲート電極、２１・・・
・・・メサエッチの境界線、２２・・・・・・クロス配
線部。
の他の実施例で、高出力ＧａＡｓＦＥＴを構成した場合
の上面図、第３図は従来のＧａＡｓＦＥＴの一例の縦断
面図、第４図は従来の高出力ＧａＡｓＦＥＴの一例の上
面図である。 １・・・・・・ドレイン電極、２・・・・・・ゲート電
極、３・・・・・・絶縁性ＧａＡｓ１４・・・・・・ｎ
型活性層、５・・・・・・ｎ＋Ｇａ Ａ ８基板、６・
・・・・・ソース電極、７・・・・・・絶縁性Ｑａ人３
．８−−−−−−ドレイン電極、１０°”−ｎ＋ＧａＡ
ｓ基板上にｎ型活性層のみのっている領域、１１・・・
・・・ケート電極、１２・・・・・・メサエッチの境界
線、１３・・・・・・ドレイン電極、１４・・・・・・
ゲート電極、１５・・・・・・ソース電極、１６・・・
・・・ｎ型活性層、１７・・・・・・絶縁性ＧａＡｓ基
板、１８・・・・・・ソース電極、１９・・・・・・ド
レイン電極、２０・・・・・・ゲート電極、２１・・・
・・・メサエッチの境界線、２２・・・・・・クロス配
線部。
Claims (1)
- 導電性を有するｎ＾＋ＧａＡｓ基板と、該ｎ＾＋ＧａＡ
ｓ基板上に埋め込まれた絶縁性ＧａＡｓ層と、該絶縁性
ＧａＡｓ層並びに前記ｎ＾＋ＧａＡｓ基板の表面に形成
されたｎ型活性層と、絶縁性ＧａＡｓ層の領域上のｎ型
活性層上に形成されたゲート電極部、ドレイン電極部及
びチャンネル部と、前記ｎ＾＋ＧａＡｓ基板の裏面に形
成されたソース電極とを有することを特徴とするＧａＡ
ｓ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16220485A JPS6222487A (ja) | 1985-07-22 | 1985-07-22 | ＧａＡｓ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16220485A JPS6222487A (ja) | 1985-07-22 | 1985-07-22 | ＧａＡｓ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222487A true JPS6222487A (ja) | 1987-01-30 |
Family
ID=15749953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16220485A Pending JPS6222487A (ja) | 1985-07-22 | 1985-07-22 | ＧａＡｓ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222487A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848469A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 電界効果トランジスタ |
-
1985
- 1985-07-22 JP JP16220485A patent/JPS6222487A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848469A (ja) * | 1981-09-17 | 1983-03-22 | Nec Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5106041B2 (ja) | 半導体装置 | |
| TWI416724B (zh) | 半導體裝置 | |
| EP1424734A3 (en) | Heterojunction field effect type semiconductor device having high gate turn-on voltage and low on-resistance and its manufacturing method | |
| US20050133829A1 (en) | High-frequency semiconductor device | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US4298879A (en) | Field effect transistor | |
| JPS6222487A (ja) | ＧａＡｓ電界効果トランジスタ | |
| JP3185441B2 (ja) | 高周波高出力電界効果トランジスタ | |
| JP2884577B2 (ja) | 電界効果トランジスタ | |
| JP2010245351A (ja) | 半導体装置 | |
| JP3708014B2 (ja) | 半導体装置 | |
| JPH088441A (ja) | デュアルゲート型電界効果トランジスタ | |
| CN116420217A (zh) | 晶体管 | |
| JPH065758B2 (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS586170A (ja) | 電界効果トランジスタ | |
| JPH07120906B2 (ja) | マイクロ波ミリ波高出力トランジスタ | |
| JP2518413B2 (ja) | 半導体集積回路 | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JP2711801B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04116836A (ja) | マイクロ波半導体装置 | |
| JP2735403B2 (ja) | 半導体装置 | |
| JPH01125986A (ja) | 化合物半導体装置 | |
| JPS60160177A (ja) | 電界効果型半導体装置 | |
| JPH08330332A (ja) | 半導体装置 |