JPS6222481A - セルフアライン・コンタクトの形成方法 - Google Patents

セルフアライン・コンタクトの形成方法

Info

Publication number
JPS6222481A
JPS6222481A JP16033585A JP16033585A JPS6222481A JP S6222481 A JPS6222481 A JP S6222481A JP 16033585 A JP16033585 A JP 16033585A JP 16033585 A JP16033585 A JP 16033585A JP S6222481 A JPS6222481 A JP S6222481A
Authority
JP
Japan
Prior art keywords
oxide film
mask
gate electrode
resistive
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16033585A
Other languages
English (en)
Inventor
Fumio Kiyozumi
清住 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16033585A priority Critical patent/JPS6222481A/ja
Publication of JPS6222481A publication Critical patent/JPS6222481A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置におけるセル7アライン・コンタク
トの形成方法に関するものである。
〔従来の技術〕
半導体装置においては、半導体基板と金撫配線あるいは
電極と金属配線とのコンタクト(接触)をとることが必
要であるが従来は双方の間に形成された絶縁膜にリング
ラフィ技術によってコンタクト孔をあけ、この孔を介し
てコンタクトをとる方法が用いられている。@2図(a
)〜(c)は従来方法を示す工程断面図であシ、まず(
a)に示すようにフィールド酸化膜3によって選択分離
されたシリコン半導体基F11にゲート酸化膜4.ゲー
ト電極5b。
ソースおよびドレイン領域となる拡散層9.10を形成
する。次に伽)のようにP S G (Phosph。
5ilicate glass)等の絶縁膜11を堆積
し、その後リングラフィ技術によシレジストをマスクと
して絶縁膜11をエツチングしてコンタクト孔12を形
成する。かくして(e)のようにアルミ等の金属膜13
t−被着しリングラフィ技術によジノぐターニングを行
ない、拡散層9.lOのコンタクト全形成する。
〔発明が解決しようとする問題点〕
上記の従来方法では絶縁膜11にコンタクト孔12をあ
け、この孔を介してコンタク11−形成するためリング
ラフィ工程が必要である。すなわち素子の微細化に伴な
い限られた狭い領域に小さいコンタクト孔12を形成し
なければならないが、アライメント余裕や加工精度に問
題があり、微細化にとって大きな制限要因となっている
。また、素子の微細化によりコンタクト孔12は非常に
小さい寸法となるためコンタクト抵抗の増大やカッマー
レッジが悪くなシコンタクト孔部での金属配線の断線が
発生しやすぐなる問題がある。さらにセルファラインコ
ンタクト法に比較して従来方法はリングラフィ工程が必
要となるので工程の簡略化においても不利となる。
この発明は従来方法における欠点を除去するもので、セ
ルファラインによってコンタクトが形成でき、半導体素
子の微細化つまシ超高集積化にとって有効なセルフアラ
イン・コンタクトの形成方法を提供するものである。
〔問題点を解決するための手段〕
この発明はセルファライ/・コンタクトの形成方法にお
いて、半導体基板上に選択的に分離された能動領域にゲ
ート酸化膜と多結晶シリコンゲート電極を形成した後、
ゲート電極上のレジストを・マスクとして半導体基板表
面に窒素を注入して耐酸化性の表面領域を形成し、この
領域をマスクとしてゲート電極となる多結晶シリコン表
面f、選択的に厚く酸化し、その後、基板に不純物の拡
散層を形成し、その上から金属膜を被着し拡散層とセル
ファラインでコンタクトを形成したものである。
〔作 用〕
この発明は以上のように窒素のイオン注入によって形成
した耐酸化マスクを用いて選択的に酸化膜を成長させ、
この酸化膜を介してセルファラインで金属配線と拡散層
とのコンタクトを形成することができるので、従来方法
で必要であったリングラフィ工程でのアライメント余裕
や加工精度を考慮することがなくなり、半導体素子の微
細化が容易に行なうことができる。
〔発明の実施例〕
第1図(aJ〜(f)はこの発明の一実施例を示す工程
図である。まず、(a)に示すようにP型のシリコン半
導体基板l上に厚いフィールド酸化膜3によって分離さ
れた能動領域2を形成する。次に(bJのようにシリコ
ン半導体基板1を熱酸化して能動領域2に100〜50
0Aのゲート酸化膜4″に形成し、さらに不純物を高濃
度に含んだ多結晶シリコン膜5aを3000〜5000
A厚に被着する。その後、通常のりソグラフイ技術によ
シレジスト6t−マスクとして多結晶シリコン膜5aを
エツチングし、ゲート電極5bを形成する。次に(c)
のようにゲート電極5b上のレジスト6をマスクとして
半導体基板表面に窒素をイオン注入し、窒素の高濃度に
注入された領域7aを形成する。イオン注入の条件はエ
ネルギー40〜100 KeV、ドーズ量5X10 〜
5X10  ton/(7)2 とする。かぐしてイオ
ン注入後、レジスト6を除去し、900〜1100℃の
ドライ窒素雰囲気中で30〜60分熱処理する。この熱
処理工程によって窒素が注入された領域7aは窒化物層
7bに変換され、強い耐酸化性を有するものとなる。そ
の後、(d)に示すように窒化物層7bを耐酸化マスク
としてゲート電極5bの多結晶シリコン表面を選択的に
厚く酸化してゲート電極5bを酸化膜8で覆った構造と
する。この酸化条件は850〜1000’Cウエツト酸
素雰囲気で60〜180分である。次に(e)のように
ヒ素あるいはリンを拡散してンースードレイン領域とな
る拡散層9,10を形成する。最後K (f)のように
アルミやアルミ合金等の金属膜13を被着したのち、リ
ソグラフィ技術によシ金属膜13のノぞターニングを行
なう。
以上の工程に示すようにこの発明による方法は従来のよ
うにコンタクト孔を形成することもなくセル7アライン
で金属配線と拡散層とのコンタクトが形成できると共に
、図示しないが保護膜を公知技術によシ形成し、半導体
装置を完成する。なお、実施例ではMO8形半導体装置
について説明したが、他の半導体装置にも応用できるこ
とは言うまでもない。
〔発明の効果〕
以上詳細に説明したようにこの発明によれば、窒素のイ
オン注入によって形成した耐酸化マスクを用いて選択的
に酸化膜を成長させ、この酸化膜を介してセルファライ
ンで金属配線と拡散層とのコンタクトラ形成するように
したので、従来方法におけるリングラフィ工程でのアラ
イメント余裕や加工精度を考慮する必要がなくなり半導
体素子の微細化が容易に行なえる。また、同じ素子面積
で比較した場合、従来方法に比べて大きなコンタクト面
積が得られるのでコンタクト抵抗を小さくできる。さら
に金属配線のカバーレッジが良好トなり断線が発生しに
ぐくなる利点も得られる。これによって特性のよい信頼
性の高い微細な半導体素子が形成でき、高集積半導体装
置を歩留りよく製造できる。
【図面の簡単な説明】
第1図(a)〜(f)はこの発明の一実施例によるセル
フアライン・コンタクトの形成方法の工程図、第2図(
a)〜(c)は従来の製造方法の工程図である。 1・・・シリコン半導体基板、2・・・能動領域、3・
・・フィールド酸化膜、4・・・ゲート酸化膜、5a・
・・多結晶シリコン膜、5b・・・ゲートを極、6・・
・レジスト、7b・・・窒化物層、8・・・酸化膜、9
,10・・・拡散層、13・・・金践配線。 特許出願人 沖電気工業株式会社 0                      層一

Claims (1)

  1. 【特許請求の範囲】 半導体装置の製造方法において、フィールド酸化膜によ
    つて分離された半導体基板上にゲート酸化膜とゲート電
    極を形成した後、ゲート電極上のレジストをマスクとし
    て半導体基板表面に窒素をイオン注入する工程と、 レジスト除去後、ドライ窒素雰囲気中で熱処理する工程
    と、 その後、窒素を注入した領域をマスクとして上記ゲート
    電極表面を選択的に厚く酸化する工程と、次に半導体基
    板に不純物を拡散し拡散層を形成する工程と、 その後、金属膜を被着し金属配線と拡散層とのコンタク
    トを形成する工程とからなることを特徴とするセルフア
    ライン・コンタクトの形成方法。
JP16033585A 1985-07-22 1985-07-22 セルフアライン・コンタクトの形成方法 Pending JPS6222481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16033585A JPS6222481A (ja) 1985-07-22 1985-07-22 セルフアライン・コンタクトの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16033585A JPS6222481A (ja) 1985-07-22 1985-07-22 セルフアライン・コンタクトの形成方法

Publications (1)

Publication Number Publication Date
JPS6222481A true JPS6222481A (ja) 1987-01-30

Family

ID=15712747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16033585A Pending JPS6222481A (ja) 1985-07-22 1985-07-22 セルフアライン・コンタクトの形成方法

Country Status (1)

Country Link
JP (1) JPS6222481A (ja)

Similar Documents

Publication Publication Date Title
JPS6126261A (ja) 縦形mos電界効果トランジスタの製造方法
JPS63308387A (ja) 半導体装置の製造方法
JPS61145868A (ja) 半導体装置の製造方法
JPH0324737A (ja) 半導体装置およびその製造方法
KR950011020B1 (ko) 절연 게이트형 반도체 장치 및 그 제작방법
JPS63257231A (ja) 半導体装置の製造方法
JP3298472B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPS6222481A (ja) セルフアライン・コンタクトの形成方法
JPS6225457A (ja) 縦形半導体装置の製造方法
JPS6138858B2 (ja)
JPS63275181A (ja) 半導体装置の製造方法
JPH02226727A (ja) Ldd型mos半導体装置の製造方法
JPH0231468A (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPS6218769A (ja) 縦形半導体装置及びその製造方法
JPS6225456A (ja) 縦形半導体装置及びその製造方法
JPS6154661A (ja) 半導体装置の製造方法
JPS60124972A (ja) 半導体装置の製造方法
JPH0342873A (ja) 半導体装置
JPS625657A (ja) 半導体集積回路装置
JPS61110462A (ja) 半導体装置およびその製造方法
JPS63244884A (ja) 半導体装置およびその製造方法
JPS58106846A (ja) 半導体装置の製造方法
JPS6163057A (ja) Misfetとその製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPH02116137A (ja) 半導体装置の製造方法および半導体装置