JPS62222851A - 静電プロツタにおける速度制御方法及びその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は静電プロッタ即ちラスタ式プロッタにおける描
画速度の制御方法及びその装置に関する。

〔従来の技術〕

静電プロッタは、プロッタの出図即ち記録用紙を＋Ｉユ
めでしまうと、現像液が紙にしみ込んでしまい、図面が
汚れてしまう。又、プロッタの出図を急に止めたり始め
たりすると１図の途中が抜けてしまったりする。従来は
、プロッタに対して出力を開始した後、コントローラ処
理が間に合わなかった場合、停止時間を計測し、不足時
間を加味してコントローラ出力に制御し、プロッタが停
止トしないようにしている。また、特開昭５９−１７７
６４３号公報に示されるように、プロッタに出力を行い
つつ、次バンドの処理時間を計算し、その時間とプロッ
ト時間の差分だけプロン１−出力が遅れるように制御し
てプロッタが停止しないようにしている。

〔発明が解決しようとする問題点〕

−Ｉ−記従来技術のうち、前者の場合においては、一度
プロッタの停止がなければ制御できない。また出力を制
御した後のバンド処理に必要な時間がより大きければ再
度プロッタが停止することになる。

後者の場合には、処理時間演算がパン］・ごとの遂時処
理の為、次バンドの処理時間演算が間に合わなければプ
ロッタが停ｆにしてしまうことになる。

本発明は」二記欠陥を除去することを目的とするもので
ある。

〔問題点を解決する手段〕

」二記目的を達成するため、本発明はデータプロセッサ
と、該データプロセッサのコントロールによりベクタデ
ータが書き込まれるセグメント・バッファと、該セグメ
ン１へ・バッファから出力されるベクタデータをラスタ
データに変換するベクタ／ラスタ変換器と、該ベクタ／
ラスタ変換器の出力を書き込むためのラスタメモリと、
該ラスタデータのデータをプロッタに描画させるための
プロッタインタフェースと、ホスｌ−コンピュータで作
成されたバンドベクタのデータ数を前記データプロセッ
サを介して積算し、前記プロッタ駆動前にプロッタ駆動
速度データを造出して該デー−３＝ りを前記プロッタインターフェースに出力するバンドデ
ータ積算バッファとから構成したものである。

〔作用〕

１、ｘ記した構成において、データプロセッサは、ホス
トコンピュータで作成されたベクタデータをバンドｍ位
で順次、セグメントバッファに書き込み、このセグメン
トバッファに書き込まれたバンドベクタデータは、ベク
タ／ラスタ変換器に供給されてここでラスタデータに変
換される。このラスタデータは、ラスタメモリに格納さ
れる。一方、バンドデータ積算バッファの積算カウンタ
は、プロッタ駆動前に、ホストコンピュータのバンドベ
クタデータに基づいてバンドめ描画データ数を積算し、
この積算値に基いて、バンドベクタデータとこれに対応
する速度データとから成る速度テーブルを作成する。バ
ンドデータをラスタデータに変換処理するとき、該バン
ドデータに対応する速度データをプロッタインター−４
＝ フェースに出力する。プロッタインターフェースは、前
記速度データによってプロッタの描画速度をコントロー
ルしつつラスタメモリに格納されている現データをプロ
ッタに供給してプロッタを駆動する。従って前記プロッ
タは次に処理するバンドデータに対応する速度データに
よって、現バンドデータを出図する。

〔実施例〕

以下に本発明の構成を添付図面に示す実施例を参照して
詳細に説明する。

第１図は本発明を実施するためのシステムのブロック回
路図を示している。

図中、２はホストコンピュータよりのデータを取り込む
入力インターフェース、４は前記データを畜えるセグメ
ントバッファ、６は蓄えたデータを少しずつ送り出すデ
ータプロセッサ、８は前記データに対して塗りつぶし処
理等を行なうピッ１〜・マツプコントローラ（ＭＢＣ）
、１０は前記ビット・マツプコントローラ８から出力さ
れるベクタデータをラスタデー夕に変換するベクタ／ラ
スタ変換器、１２ａ。

１２ｂは、前記ラスタデータを格納する２個のラスタメ
モリ　（フレーム・バッファ）、］４は入力端１．４　
ａに入力される速度データに基いて同期パルスの周期を
決定し、該同期パルスとともに前記ラスタメモリ１２ａ
、１２ｂのラスタデータをプロッタ１６に出力するプロ
ッタ・インターフェースである。前貫己プロッタ１６は
プロッタ・インターフェース１４から送られる同期パル
スに同期して該インターフェース１４の出力に従って図
面を描画するように構成されている。１８はバンドデー
タ積算バッファであり、ホスｌ−コンピュータの各バン
ドの描画データの量を積算し、各バンドごとの、プロッ
タへの速度データを決定する速度テーブルを作成するよ
うに構成されている。」二記システム全体の制御はデー
タプロセッサ６で行われ、メイン・プログラムは、この
データプロセッサ６に格納されている。

前記ピッ１ヘマップコン１−ローラ８及びベクタ／ラス
タ変換器１０にはマイクロプログラムが格納されており
、データの処理はこのマイクロプログラムによって行わ
れる。」二記各ブロックはデータ搬送用バスによって接
続されている。

次に本実施例の作用について説明する。

ホス１へコンピュータで作成されたベクタデータは、入
力インターフェース２を介してデータプロセッサ６に供
給される。このベクタデータはホストコンピュータでＸ
軸方向に一定の幅即ちバンドに区切られる。データプロ
セッサ６は、各バンドのデータ数をバンドデータ積算バ
ッファ１８に供給する。バンドデータ積算バッファ１８
は、各バンドのデータ数を加算し、この加算値に基づい
て、■バンドごとに、全バンドの、速度テーブルを、プ
ロッタ１６を駆動する前に作成する。

前記速度テーブルは、１バンドのデータ処理に要する時
間に基づいて作成される。処理時間は、マイクロ・プロ
グラム１命令の実行速７一 度がわかっているので、ビットマツプコン１ヘローラ８
．及びベクタ／ラスタ変換器１０に格納されているマイ
クロ・プログラムの命令ステップ数がわかれば容易に算
出できる。即ち、Ｔ】を塗りつぶしに要する時間、Ｔ２
をマイクロプログラム１命令の実行時間、Ｄｌを塗りつ
ぶしのマイクロ・プログラムのステップ数、Ｄ２を塗り
つぶしのデータ数、Ｔ３をベクタ・ラスタ変換に要する
時間、Ｄ３をベクタ・ラスタ変換のマイクロ・プログラ
ムのステップ数、Ｄ４をベクタデータ数、ＡＴを１−一
タルの処理時間とすると、 Ａ、Ｔ＝Ｔ１＋Ｔ３ ＴＩ＝Ｔ２ＸＤＩＸＤ２ Ｔ３＝ｒ２ｘｒ）３ｘｎ４ 一方、ホストコンピュータで作成されたベクタデータは
、入力インターフェース２．データプロセッサ６を経て
セグメントバッファ４に格納される。セグメントバッフ
ァ４に格納されたベクタデータは、データプロセッサ６
により１バンドずつピッ１〜マツプコントローラ８に送
られ、ここで塗りつぶし等の処理が施された後、ベクタ
／ラスタ変換器１０に送られる。ベクタ／ラスタ変換器
１０はベクタデータをラスタデータに変換して、２個あ
るラスタメモリ１２ａ、１２ｂの一方１２ａに格納する
。この時、他方のラスタメモリ１２ｂのデータはプロッ
タ・インターフェース１４に出力され、プロッタ１６で
描画されている。今、ラスタメモリ１２ａ、１２ｂのデ
ータを全てプロッタ１６で描画するのに、最高速度で出
力したとしてＴＭ秒かかるとした場合、プロッタを１に
ぬることなくデータ処理を行なうには、次のバンドデー
タの、ビットマツプコントローラ８、ベクタ／ラスタ変
換器１０での処理はＴＭ秒以内に終了しなければならな
い。しかし、塗りつぶし処理を行なったり、ベクタ数が
多かったりした場合には、ＴＭ秒以−にの処理時間を要
する可能性がある。

本発明では、ラスタメモリ１２ａ、１２ｂの一方から１
つのバンド現バンドデータがプロッタインターフェース
１４に供給され、次のバンドデータがピッ１−マツプコ
ン１−ローラ８、パスタ／ラスタ変換器１０に供給され
る場合には、プロッタインターフェース１４には、その
バンドの描画速度を決定する速度データが供給される。

プロッタインターフェース１４は、プロッタ】６に、入
力速度データに応じた周期の同期パルスを供給する。こ
れによって同期パルスの周期に応じた描画速度でプロッ
タは、動作する。プロッタインターフェース１４に供給
される速度データは、次にベクタ・ラスク変換処理され
るバンドデータの量に応じて作成されており、このバン
ドデータのデータ数が多い場合には、プロッタ１Ｇの出
図速度を落とし、ベクタ・ラスク変換の時間をかせいで
、プロッタＩ６の出図が途中で止まらないように設定さ
れている。

〔効果〕

本発明は、上述の如く、描画データをバンドに区切りな
がら各バンドのデータ数を加算し、この処理が終了した
後、１バンドごとの速度テーブルを作成し、データを１
パンＩ〜づつプロッタインターフェースに速度データと
ともに出力するようにしたので、プロッタを止めること
なくデータを処理することができ、良質の図面を得るこ
とができる効果が存する。

【図面の簡単な説明】

第１図は、本発明のシステムを示すブロック回路図、第
２図は本発明のシステムの動作を説明するためのフロー
チャー１〜である。 特許出願人　　　　武藤工業株式会社 代理人弁理士　　　　西　島　綾　雄　　゛）１・　　
１

Claims (2)

【特許請求の範囲】
1. （１）ホストコンピュータで作成されたベクタデータを
   バンド単位で順次ラスタデータに変換し、該ラスタデー
   タをプロッタインターフェースに供給し、プロッタを描
   画駆動するようにした静電プロッタにおいて、前記ベク
   タデータをバンドデータに分割する際にバンドデータご
   とのベクタデータ処理時間の積算を行い、プロッタ駆動
   前に、前記積算値に基いてバンドデータごとのプロッタ
   駆動速度を決定し、該速度情報によって、前記プロッタ
   の描画速度を制御するようにしたことを特徴とする速度
   制御方法。
2. （２）データプロセッサと、該データプロセッサのコン
   トロールによりベクタデータが書き込まれるセグメント
   ・バッファと、該セグメント・バッファから出力される
   ベクタデータをラスタデータに変換するベクタ／ラスタ
   変換器と、該ベクタ／ラスタ変換器の出力を書き込むた
   めのラスタメモリと、該ラスタメモルのデータをプロッ
   タに描画させるためのプロッタインタフェースと、ホス
   トコンピュータで作成されたバンドベクタのデータ数を
   前記データプロセッサを介して積算し、前記プロッタ駆
   動前にプロッタ駆動速度データを造出して該データを前
   記プロッタインターフェースに出力するバンドデータ積
   算バッファとから成ることを特徴とする静電プロッタに
   おける速度制御装置。