JPS6222073A - ロジツク・アナライザ - Google Patents

ロジツク・アナライザ

Info

Publication number
JPS6222073A
JPS6222073A JP16258885A JP16258885A JPS6222073A JP S6222073 A JPS6222073 A JP S6222073A JP 16258885 A JP16258885 A JP 16258885A JP 16258885 A JP16258885 A JP 16258885A JP S6222073 A JPS6222073 A JP S6222073A
Authority
JP
Japan
Prior art keywords
logic
memory
counter
signal
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16258885A
Other languages
English (en)
Inventor
Minoru Fukuda
実 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP16258885A priority Critical patent/JPS6222073A/ja
Publication of JPS6222073A publication Critical patent/JPS6222073A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分!予〕 本発日月番才、被浜11定装置のロジックイ酋号を自己
11意し表示するロジック−アナライザに関する。
〔〒に来のt支術〕
ロジック−アナライザは、クロック信号に応じて被;j
lll定ロジックイ酋号を1己1意し、1己1意したロ
ジッ鮪肚を具えても)る。ところでメモリのU己1意容
量!オド景られてい名ので、必要な被測定ロジック信号
のみをメモリに取込むことが1に要である。例えば、コ
ンピューターシステムにおいて、特定のボートのみと交
イ酋するデーターバスのデータを;則定するt烏合、従
来においてはロジック−アナライザのプローブをデータ
ーバスに接続し、その特定ボートがアクセスされるとき
にトリガをかけていた。よって、そのボートが1回アク
セスされた前後のデータが不必要なデータも含めて全メ
モリに取込まれ、2回目以降のアクセス番こつし)て番
1斬た番こシ則定しな番すればならなかフヘ。
〔発明が解決しようとする聞H点〕
本発明のロジック−アナライザでは、必要とする被浜1
1定ロジックイ酋号のみをメモリ番二倉己1意して、メ
モリ容量を有効番こ和j用するξ舶こ、泪り定を容易\
、 本発明のロジック−アナライザは、IM10シック信号
が供袷されこのMlロジック信号が所定のロジック状態
のときに圧力信号を発生するロジック4犬態手尖出手段
と、このロジック(犬F!!S+尖土手段カベ出力信号
を発生したときの第20シツク信号を記憶する記憶手段
と、この記憶手段に記憶された第20シツク信号を表示
する表示手段とを具えている。
〔作用〕
本発日月のロジ・ンクーアナライザでは、第10ジ・ν
り(歯号力(所定のロジック(犬態にな9たときのみ菓
20ジックィ曾号をU己’It手段(メモリ)に言己I
l意しているので、必要なロジック信号のみを効率よく
測定できると井に、1己−1容量をlf5約できる。
〔実施イ列〕
以下、シ眉イ寸図を参且東して本発日月の好濃な実施イ
列をM凭8月する。第1プローブ1oを被5則定装置、
イ列え4fマイクロプロセッサ−システムのデ゛−ター
ノイス役こ接続する。プローブ1oの出カイ曾号をtヒ
ー交H12ζこ供lTi8して適当なロジックーレペ2
し、イ列え番ず76番こ供吊合する。メモリ14番才、
イ列えるf RA、 Mであり、書I#込み制御された
ときの指定アドレスにデータを書き込む。第2プローブ
18を被測定マイクロプロセッサ−システムのアドレス
ーノイス番こ接ホ売する。Lヒ!′!2t120 c才
、tヒ・交器12と岡牢Mcこプローブ18力)らのロ
ジック信号をTTLレベルに変換し、MU X 161
i:ln供!!する。M’U X 164才、比]受器
12又は20の出力信号を選択し、選択した信号をロジ
ック4犬FBm ?尖出器22るこ供t、@する。この
ロジッ状態横出器22は、いわゆるワードーレコグナイ
ザ(WORD  RECOGMXZER>”’C’あり
、ロジック信号が所定のワードのときに出力パルスを発
生する回路であり、ロッジクーゲート又器京メそりで亨
冑威されてもS名。メーモリでt賛成した場合、ロジッ
ク入力信号をアドレス端子に供給きし、検出するワード
と同じアドレスのみに’IJカ(?突圧されたときζ;
?*a2t122の出力、−e)レスを計数し、6党定
された数だけB十数をtテうとキャリCを発生する。カ
ウンタ24の付勢端子EはキャリCを受け、アンド−ゲ
ート28はカウンタ24及び26のキャリCを受け、カ
ウンタ26の付勢端子Eを湘NMする。RSフッリプ−
フロップ3C1よ、そのセット端子Sにカウンタ26の
キャリCを受け、Q出力をアンド−ゲート32に供給す
る。このアンド−ゲートは、更にスイッチ34を介して
ロッジク(犬態乎尖出H22の出カイ曾号C(ワードC
を中尖出したとき1二発生する〕噌ルス)を畳重すると
井番乙スイッチ36及びバッファ3日を介して外部クロ
ック信号を受は名。スイッチ34はrl−レベルも選択
でき、一方スイッチ36は’IJレベル又は内部クロッ
クイを号発生器4oも選択できる。
アドレス−カウンタ42はアンド−ゲート32の)−力
パルスを針敗し、計数値をアドレス信号としてメモリ1
4に供給す名と共に、キャリCをR6す14の書き込み
一力作を付勢する。また、メモリ14をパス44(デー
タ線、アドレス線及び制御線ヲ含む)に接続し、このパ
ス44には中央ffi lff1装置(CPtJ)46
.キーボード48及び表示値aSOを接続する。CP 
u 46は、マイクロプロセッサ、プログラムを記憶し
たROM及び一時記憶装置としてのRkMを含んでいる
。表示装置50は、シ夜晶、プラズマ等のフラッi−デ
′スプレィ又はCRTである。パス44からの線により
MtJX16、スイッチ34及び36を制御すると扶に
、ロジック状態横土器22、カウンタ24及び26、ク
ロック発生器40の設定も行う。
本発日月を不1J用する番こ番才、スイッチ34しこよ
りロジ・ンク状態検出器22を選択し、スイッチ36に
より’IJレベルを選択する。家た。MUX16ロジッ
ク状P1g!横圧器22は、プローブ18のロジック−
ワードがA、B及びCのときに出力パルスを発生するが
、初めカウンタ26は付勢されておらず、またアンド−
ゲート32は閉じている。
よ、て、カウンタ24のみが一力作してロジック状態横
圧器22の出力パルスをM個計数すると、キ雪りCを発
生してカウンタ24を非動作状態にすると井に、カウン
タ26を付勢する。即ち、フードAがM回発生するとカ
ウンタ26を付勢することになる。カウンタ26がワー
ドBをN回計数すると、キャリCを発生してこのカウン
タ26を非I力作場犬MlこするとM4こ、フリップ−
フロップ30をセットしてアンド−ゲート32を付勢す
る。なお、カウンタ24及び26か非−力作状態になる
と、キ啼りは出力した′*家になる。その後、ワードC
が発生する度にロジック状態検出器22が発生したパル
ス信号が、スイッチ34及びアンド−ゲート32を通過
する。このパルス信号が、アドレス−力Cを検出する度
に、プローブ10が検出したロジックイ酋号をメモリ1
4番こぎ己+1意する。メモリー4の全自己1意容鳳番
こ、アドレス−ワードCカイ発生したときのデーターバ
ス上のマジック信号を記憶すると。
アドレスヘカウンタ42がキャリcj)発生するので、
フリップ−フロップ30がリセットされて、メモリー4
の自己す!li!−力作力<ホ答了する。したカベフて
、メモリ14番こ!士必要なロジックイ酋号のみ力<自
己11gtされたことになる。
メモリー4に記憶したロジック信号を表示するには、C
PU46がメモリー4を読み出しモードとし、全記憶内
容を表示装置50に転送する。表示装置50は、キーボ
ード48の指示によりスチートーテーブル表示、又はタ
イミング波形表示を行う。
なお、上述ではカウンタ24及び26の設定値を夫々M
及びNとしたか、これらM及びNを共に0とすれば、ア
ドレス−ワードA及びBに関係なく単にアドレス−ワー
ドCが発生したときのロジック信号をメモリー4に記憶
できる。すた、スイッ「 テ36がバッファ3日又はクロック発生器40を選択す
れば、アドレス−ワードCがクロック信号に同期したと
きにロジック信号をメモリ14に記憶できる。プローブ
10のチップの敗が争い場合は、その一部をアドレス−
バスに接続し、’hJXTJX1Bが比較器12を選択
し、ロジック状態横圧器22がプローブ10のアドレス
−バスに接季売した通常のロジ・ンクーアナライザとし
て使用する場合は、スイッチ34がrl、レベルを選択
する。
この場合、ワードAをM回検出した後ワードBをN回生
11圧すると、アンド−ゲート32がクロック信号を通
過させるようになり、クロック信号に同期させてロジッ
ク信号をメモリ14に記憶で舎る。
〔発明の効果〕
上述のクロく本発日月番こよれ番f1第10ジックイ曾
号が所定のロジック状態のときのみ第20シツク信号を
メモリ番こ自己1意するので、泪11定力(容易(こな
ると共ζこ、k己’I!l!e W意を宵効番二軍11
用できる。
【図面の簡単な説明】
5栃イ寸図は、本発日月の好遠な実施イ列のブロック図
である。 図番こおし)で、14ゐよ自己−1意手「愛、22番オ
ロジック状態横検出段、50は表示手段である。

Claims (1)

    【特許請求の範囲】
  1. 第1ロジック信号が供給され該第1ロジック信号が所定
    のロジック状態のときに出力信号を発生するロジック状
    態検出手段と、該ロジック状態検出手段が出力信号を発
    生したときの第2ロジック信号を記憶する記憶手段と、
    該記憶手段に記憶された上記第2ロジック信号を表示す
    る表示手段とを具えたロジック・アナライザ。
JP16258885A 1985-07-23 1985-07-23 ロジツク・アナライザ Pending JPS6222073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16258885A JPS6222073A (ja) 1985-07-23 1985-07-23 ロジツク・アナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16258885A JPS6222073A (ja) 1985-07-23 1985-07-23 ロジツク・アナライザ

Publications (1)

Publication Number Publication Date
JPS6222073A true JPS6222073A (ja) 1987-01-30

Family

ID=15757442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16258885A Pending JPS6222073A (ja) 1985-07-23 1985-07-23 ロジツク・アナライザ

Country Status (1)

Country Link
JP (1) JPS6222073A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103045A (ja) * 1981-12-15 1983-06-18 Sony Tektronix Corp 信号発生順序検出回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103045A (ja) * 1981-12-15 1983-06-18 Sony Tektronix Corp 信号発生順序検出回路

Similar Documents

Publication Publication Date Title
JPH09258699A (ja) 液晶表示装置
EP0080821A2 (en) Dual channel ambulatory monitoring unit and system
JPS6222073A (ja) ロジツク・アナライザ
US4301405A (en) Interval-to-rate converter
JPS6099234A (ja) 携帯用心電計
JP3793909B2 (ja) 電力変換器の故障モニタ装置
JPS5938622B2 (ja) 時計機能を備えた小型電子式計算機
JPH0565831B2 (ja)
JPH0113158B2 (ja)
SU801106A1 (ru) Устройство дл контрол блокапАМ Ти
Bose et al. A simple microcomputer-controlled device for automated measurement of refractory period of excitable tissue
JPS593624Y2 (ja) サンプル・ホ−ルド回路
JPH054687B2 (ja)
TWI244266B (en) Data display method of logic analyzer
JPH0216594A (ja) 画像表示装置
JPS6339653Y2 (ja)
SU1615777A1 (ru) Устройство дл оценки сенсомоторной де тельности оператора
JPH02309271A (ja) 周期発生器
JPS63135401U (ja)
JPH05120165A (ja) 双方向ドライバ/レシーバ故障検出装置
JPS6341074B2 (ja)
JPH01148868U (ja)
JPS58216969A (ja) Lsi試験装置
JPH0474795B2 (ja)
JPS5978935U (ja) 液体容器