JPS593624Y2 - サンプル・ホ−ルド回路 - Google Patents

Description

【考案の詳細な説明】 本考案は入力信号が予め設定された周期以下の繰り返し
パルスの場合と直流電圧の場合に、入力波形の波高値の
検出保持が可能なサンプル・ホールド回路に関するもの
である。

パルス周期に対して狭いパルス幅を持つ繰り返しパルス
の波高値を長時間にわたって保持する回路として、従来
からピークディテクタ回路やサンプル・ホールド回路が
使用されている。

ピークディテクタ回路は、一般に充電時定数に比して放
電時定数を大きく設計されるため、波高値が増大するパ
ルス列に対しては速やかに出力電圧が応答するが、波高
値が減少するパルス列の場合は前のパルス波高値を保持
しており、新しい波高値に速やかに応答しないという欠
点があった。

一方、サンプル・ホールド回路は、放電時定数に関係な
く、充電時定数を設定でき、かつ、パルス波高値の大小
に関係なく、サンプリング時の充放電時定数を一定にで
きるという長所があるが、直流電圧が入力信号となった
場合には、サンプル・ホールド回路を駆動するゲートパ
ルスを発生できなくなり、直流電圧のレベル検出が出来
ないという欠点を有していた。

本考案の目的は、このようなサンプル・ホールド回路に
おいて、入力信号が予め設定された周期以下の繰り返し
パルスの場合と、直流電圧の場合にゲートパルスを発生
し正しく入力信号の波高値を検出し保持するサンプルホ
ールド回路を提供することにある。

以下図面により本考案を詳細に説明する。

第１図は本考案の実施例のブロック図で、１はサンプル
・ホールド回路、２は所定レベル以上を検出するスレッ
ショルド・ディテクタ、３は引続き入力されるトリガに
対して所定の時間幅の出力をとり出すリトリガラブル・
マルチバイブレータ、４、５．６はナンド回路、７はパ
ルスジェネレータ、８，９は２段の単安定マルチバイブ
レータをそれぞれ示している。

本回路の動作は以下のとおりである。

サンプル・ホールド回路１は、第２図に示すように、ゲ
ートパルスにより入力信号Ａを開閉するスイッチ１４と
抵抗１０およびキャパシタンス１１がら成る充電回路１
２と、高入力インピータンス増幅器１３とにより構成さ
れる。

ゲート信号が論理「１」のとき、スイッチ１４が閉じら
れ、キャパシタンス１１は入力信号により充電され、サ
ンプリングし、論理「０」のときスイッチ１４は開がれ
、キャパシタンス１１がサンプリング期間の端子電圧を
保持（ホールド）し出力信号Ｂをつくる。

入力端子ａには、予め設定された周期以下の繰り返しパ
ルスか直流電圧かが供給される。

入力信号Ａが予め設定された周期以下の繰り返しパルス
の場合、入力信号はサンプル・ホールド回路１へ入力さ
れると同時に分岐されてスレッショルド・ディテクタ２
に供給され、パルス波形を高速整形してトリガラブル・
マルチバイブレータの入力端子とナンド回路４の一方の
入力端子に導かれる。

リトリガラブル・マルチバイブレータ３は例えばＮＥＣ
製ＩＣμＰＢ ２１２３ Ｄなどで、人力信号が予め設
定された周期以下の繰り返しパルスが直流電圧を検出す
るものである。

すなわち、リトリガラブルマルチバイブレータ３の、入
力トリガ信号により出力されるパルス幅をトリガ信号で
ある入力パルスのパルス周期より長くなるように設計し
ておくことにより、入力信号が前記予め設定された周期
以下の繰り返しパルスの時はリトリガラブルマルチバイ
ブレータは再トリガされ出力パルスを継続し論理「１」
の出力を発生する。

一方、人力信号が直流電圧の時はトリガされないので論
理ｒ□、の出力を発生する。

このように、リトリガラブルマルチバイブレータ３は、
予め定められた周期以下の繰り返しのパルスであるか直
流電圧であるかを検出できる。

なお、リトリガラブル・マルチバイブレータの出力端子
３ａからの出力信号は、ナンド回路４の他方の入力端子
に供給され、もう一方の出力端子３ｂは出力端子３ａの
反転出力をとり出すもので、ナンド回路５の入力に接続
される。

ナンド回路４の出力は、入力信号が予め設定された周期
以下の繰り返しパルスの時、スレッショルド・ディテク
タの反転信号が得られ、また入力信号が直流電圧の時は
論理「１」が得られる。

このナンド回路４の出力信号はナンド回路５の出力信号
とともにナンド回路６に導かれる。

一方、リトリガラブル・マルチバイブレータ３の出力端
子３ｂからの信号は、パルスジェネレータ７よりの出力
パルスとともに、ナンド回路５に導かれる。

このナンド回路５の出力は、入力信号が予め設定された
周期以下の繰り返しパルスの時、論理「１」となり、直
流電圧の時、パルス・ジェネレータ７の出力パルスの反
転信号となる。

従って、ナンド回路６の出力は、入力信号が予め設定さ
れた周期以下の繰り返しパルスの時、そのパルス波形に
対応したパルスを発生し、また入力信号が直流電圧の時
、パルス・ジェネレータ１の出力パルス波形に対応した
パルスを発生する。

この出力は単安定マルチ・バイブレータ８に接続され、
所定の幅の出力パルスを発生し、サンプルホールド回路
１のゲートを開閉する。

以上のように、入力信号が予め設定された周期以下の繰
り返しの場合はもちろんのこと、直流電圧が人力信号の
場合にも、サンプリングが可能となり、サンプルホール
ド回路の出力に入力信号の波高値を得ることが出来る。

一般にパルスは、第３図ａの人力波形に示すように、そ
の立ち上がり、立ち下がり部分において、リンギングま
たはオーバーシュート等の波形歪を有する。

例えば、このパルスを約１μｓのパルスとし、この入力
波形をスレッショルドディテクタ２からナンド回路６に
より、第３図すに示すように整形し、単安定マルチバイ
ブレータ８，９に入力する。

バイブレータ８，９は立ち上がり、立ち下がり部分を除
くパルスの中央平担部分のみをサンプリングするために
使用され、初段の単安定マルチバイブレータ８をパルス
の立ち上がり部分でトリガされ、第３図Ｃに示すような
、例えば０．２〜０゜３μｓの出力パルス幅のパルスを
出力する。

この一段目のマルチバイブレータ８の出力の立下り部分
で２段目の単安定マルチバイブレータ９をトリガするこ
とにより一定の遅延時間（０，２〜０．３μｓ）を与え
る。

２段目の単安定マルチバイブレータ９の出力パルス幅を
適当に例えば、０６５μｓに、設定する。

こうして第３図ｄに示される人力パルスの中央平担部分
に一致したパルス幅のゲートパルスを発生せしめるもの
である。

以上説明したように、人力信号が予め設定された周期以
下の繰り返しパルスの場合は直接入力信号に対応したパ
ルスにより、ゲートを開閉し、一方直流電圧の場合はパ
ルス・ジェネレータ７のパルスによりゲートを開閉し、
所定のパルス幅を有するゲートパルスにより、サンプリ
ングし、入力信号の波高値を検出し、保持することが可
能である。

また、本考案ではサンプル・ホールド回路は論理「１」
の電圧レベルで入力波形をサンプリングする回路構成と
したが、逆の論理による回路構成もナンド回路６をアン
ド回路に変更する等により簡単に実現出来る。

【図面の簡単な説明】

第１図は本考案の実施例の回路図、第２図は第１図のサ
ンプルホールド回路の基本構成の回路図、第３図は第１
図の各部の動作波形図である。 図において１・・・・・・サンプル・ホールド回路、２
・・・・・・スレッショルド・テ゛イテクタ、３・・・
・・・リトリガラブル・マルチバイブレータ、４．５．
６・・曲ナンド回路、７・・・・・・パルスジェネレー
タ、８，９・・間車安定マルチバイブレータ、１０・・
・・・・抵抗、１１・曲・キャパシタンス、１２・・・
・・・充電回路、１３・曲・高入力インピーダンス増幅
器、１４・・・・・・スイッチ回路、である。

Claims (1)

【実用新案登録請求の範囲】
1. 所定の周期以下の繰り返しパルスあるいは直流信号であ
   る人力波形の波高値を所定のゲート信号によりスイッチ
   ングして記憶させるサンプルホールド回路において、入
   力信号を分岐接続し、この入力信号の所定の入力レベル
   以上を検出する第１の検出回路と、前記第１の検出回路
   の出力が前記所定の周期以下の繰り返しパルスであるか
   前記直流信号であるかを検出する第２の検出回路と、前
   記第２の検出回路が前記所定の周期以下の繰り返しパル
   スを検出するとこのパルスを選択する第１の選択回路と
   、前記第２の検出回路が前記直流信号を検出すると所定
   の繰返しパルス発生器からの出力を選択する第２の選択
   回路と、これら第１および第２の選択回路の出力信号に
   起動され、所定の遅れをもった遅延パルスを出力する遅
   延パルス形成手段とを備え、この遅延パルスを前記所定
   のゲート信号として用いることを特徴とするサンプル・
   ホールド回路。