JPS62219875A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像処理装置に関する。

〔従来の技術〕

画像ファイル装置においては、一般に、第８図に示すよ
うに、ビデオ信号を画像入力装置１においてＡ／Ｄ変換
してフレームメモリ２に転送し、このフレームメモリ２
に転送された画像データを画像出力装置３でＤ／Ａ変換
して表示装置（図示せず）に表示させると共に、必要に
応じて光ディスク等の外部記憶装置４に転送して記憶す
るようにしている。なお、画像人力装置１、フレームメ
モリ２、画像出力装置３および外部記憶装置４はＣＰＵ
５によりシステムバス６を介して制御され、画像データ
はビデオバス７を介して転送される。

このような画像ファイル装置において、人力画像に対応
する縮小、あるいは拡大画像を得る場合には、第９図に
示すように、フレームメモリ２に格納された原画像デー
タのうち必要なデータをＣＰＵ５の命令により別のフレ
ームメモリ８に転送して縮小あるいは拡大画像を得るよ
うにしている。

〔発明が解決しようとする問題点〕

しかし、従来はソフトウェアで原画像に対応する縮小あ
るいは拡大画像を作成するようにしているため、そのプ
ログラムが必要となってＣＰ［Ｉ５にかかる負担が大き
くなり、所望の画像を効率よくかつ高速に得ることがで
きないという問題があった。

この発明は、このような従来の問題点に着目してなされ
たもので、ＣＰＵの負担を軽くし原画像およびその縮小
あるいは拡大画像の相互間において所望の画像が効率よ
くかつ高速に得られるよう適切に構成した画像処理装置
を提供することを目的とする。

〔問題点を解決するための手段および作用〕上記目的を
達成するため、この発明では、原画像および縮小あるい
は拡大画像を関連手段により関連づけてメモリに記憶す
る。

〔実施例〕

第１図はこの発明の一実施例を示すものである。

画像入力装置１１は、ＴＶ左カメラからの映像信号をＡ
／Ｄコンバータによりデジタルデータに変換する機能と
、このデジタルデータを原画像用右よび縮小画像用フレ
ームメモリ１２および１３に書き込むための書き込みア
ドレスおよび書き込みパルスを発生する機能とを有し、
これら書き込みアドレスおよび書き込みパルスによりデ
ジタルデータをフレームメモ１Ｊ１２．１３に供給する
。原画像用および縮小画像用フレームメモリ１２および
１３は、それぞれ映像信号の１７３０秒にあたる１フレ
一ム分を記憶するメモリで、例えば６４０　Ｘ４８０画
素をもって構成する。これらフレームメモリ１２．　１
３は、１フレーム６４０　Ｘ４８０画素の画像以外にも
、第２図に示すように、例えば１フレーム１６０　Ｘ１
２０画素の画像を１６フレーム記憶することも可能であ
る。画像出力装置１４はフレームメモリ１２．１３のデ
ジタルデータをＤ／Ａコンバータによりアナログ映像信
号に変換する機能と、フレームメモリ１２．１３からデ
ジタルデータを読み出すための読み出すアドレスおよび
読み出しパルスを発生する機能とを有し、これら読み出
しアドレスおよび読み出しパルスによりフレームメモリ
１２．１３から出力されるデジタルデータをアナログ映
像信号に変換してモニタ等の表示装置（図示せず）に供
給する。なお、画像入力装置１１、フレームメモ’Ｊ１
２．１３および画像出力装置１４は、ＣＰＵ１５により
システムバス１６を介して制御し、またこれら間のデー
タの転送はビデオバス１７を介して行う。

第３図は画像人力装置１１において書き込みアドレスお
よび書き込みパルスを発生する回路のブロック図である
。発振器２１の出力はパルス発生回路２２に供給する。

このパルス発生回路２２は、アドレスカウントアツプク
ロツタ（以下、ＣＵＣ，と略す）と、Ｃ０自の４倍の周
期のクロック（以下、ＣＵＣ２と略す）と、ライトパル
ス（以下、ＩＩＰ、と略ス）ト、ＷＰ、の４倍の周期の
パルス（以下、ＷＰ２と略す）とを出力し、Ｃｔ、＋Ｃ
、およびＣＵＣ，をマルチプレクサ２３に、ｗｐ、およ
びＷｈをゲート２４を介してマルチプレクサ２５にそれ
ぞれ供給する。ここで、ＣＵＣ、は原画像用アドレスカ
ウントアツプクロックであり、ＣＵＣ，は縮小画像用ア
ドレスカウントアツプクロックである。また、ＷＰ、は
原画像用フレームメモリ１２の書き込みパルスであり、
Ｉ！ＩＰ２は縮小画像用フレームメモリ１３の書き込み
パルスである。

マルチプレクサ２３はフリップフップ（Ｐ／Ｆ）　２６
の出力に基づいてｃｕｅ　、およびＣＵＣ，のいずれか
を選択し、その選択したアドレスカウントアツプクロッ
クをアドレス発生回路２７に供給する。このアドレス発
生回路２７は、原画像用アドレス発生機能と縮小画像用
アドレス発生機能とを有し、マルチプレクサ２３からの
アドレスカウントアツプクロックをＦ／Ｆ２６の出力と
に基づいて発生するアドレスを切換える。また、このア
ドレス発生回路２７には、画像のデジタルデータをフレ
ームメモ’Ｊ１２．１３に転送するアドレスのスタート
アドレスをラッチするスタートアドレス設定回路２８の
出力を供給する。

フリップフロップ（Ｆ／Ｆ）２９およびフリップフロッ
プ（Ｐ／Ｆ）　３０はフレームメモ’Ｊ１２．１３に転
送するフレームを示すパルスを出力するもので、Ｆ／Ｆ
３０の出力はｗｐ、、　ｗｐ２のゲート２４に供給し、
これがＨレベルのときパルス発生回路２２からのＷＰ、
、　ＷＰ２をマルチプレクサ２５に供給する。

また、Ｆ／Ｆ２６はＣＰｔ１１５からの命令により原画
像を転送するか、縮小画像を転送するかをラッチするも
ので、その出力は上述したようにマルチプレクサ２３、
アドレス発生回路２７に供給すると共に、マルチプレク
サ２５に供給する。

第４図は第３図に示したアドレス発生回路２７の構成を
示すブロック図であり、また、第５図は入力画像をフレ
ームメモリ１２．１３に書き込むときのアドレススキャ
ンの順序を示し、第５図Ａは原画像の場合を、第５図Ｂ
は縮小画像の場合を表す。

第４図において、メモリアドレスカウンタ３１は第５図
のＸ方向のアドレスをカウントアツプするもので、その
出力は加算器３２にも供給される。加算器３２はＹ方向
の次のラインの最初のアドレスを設定するためのもので
、この加算器３２には加算値設定回路３３からの加算値
が供給され、この加算値をメモリアドレスカウンタ３１
のカウント値に加算してバッファ３４を経てメモリアド
レスカウンタ３１に供給する。加算値設定回路３３にお
ける加算値は、原画像人力時にはＸ方向のアドレスと次
のラインの先頭アドレスとが連続するので、この場合に
は０を与える。これに対し、縮小画像入力時にはＸ方向
の最後のアドレスと次のラインの先頭アドレスとが、１
ラインを６４０画素とし、縮小率をＸ。

Ｙ方向で各々１／４　とすると、１ラインの３７４だけ
離れるので、この場合には４８０　（＝６４０　Ｘ　３
／４）を与える。なお、バッファ３４はスタートアドレ
ス設定時におけるスタートアドレス設定回路２８の出力
と加算器３２の出力との衝突を防ぐ作用を成す。

第６図は関連画像用テーブルを示すものである。

この関連画像用テーブルは、ＣＰＵ１５からアクセス可
能なメモリ領域に配置し、ＣＰｔ１１５によって書き込
みを制御して、各画像について原画像が記憶されている
メモリの番号３５およびその先頭アドレス３６を格納す
ると共に、それに対応してその縮小画像が記憶されてい
るメモリの番号３７およびその先頭アドレス３８を一緒
に格納し、これら格納したデータをＣＰＵ１５によって
読み出すようにする。

次に、この実施例の動作を説明する。

ＣＰ［１１５からのフリーズ命令がＦ／Ｆ２９にラッチ
されると、その出力はＦ／Ｆ３０により垂直ブランキン
グパルス（Ｖ−ＢＬＫ）　　に同期しＣゲート２４に供
給される。ここで、原画像をフレームメモリ１２に転送
するときは、ＣＰＵ１５からＦ／Ｆ２６に原画像転送の
信号をセットすると共に、スタートアドレス設定回路２
８に原画像を転送するフレームメモリ１２の先頭アドレ
スを供給する。このようにすると、マルチプレクサ２３
からアドレス発生回路２７にＣＵＣ，が、またマルチプ
レクサ２５からはＷＰ＋　がそれぞれ出力されて、原画
像がスタートアドレス設定回路２８で設定されたフレー
ムメモリ１２の先頭アドレスから該フレームメモリ１２
に転送されると共に、関連画像用テーブルの原画像先頭
アドレス３６にはスタートアドレス設定回路２８の値が
設定される。

また、縮小画像をフレームメモリ１３に転送するときは
、ＣＰＵ１５からＦ／Ｆ２６に縮小画像転送の信号をセ
ットすると共に、スタートアドレス設定回路２８に縮小
画像を転送するフレームメモリ１３の先頭アドレスを供
給する。このようにすると、マルチプレクサ２３からア
ドレス発生回路２７にｃｕｅ、が、またマルチプレクサ
２５からはＷＦ２がそれぞれ出力されて、縮小画像がス
タートアドレス設定回路２８で設定されたフレームメモ
リ１３の先頭アドレスから該フレームメモリ１３に転送
されると共に、関連画像用テーブルの縮小画像先頭アド
レス３８にはスタートアドレス設定回路２８の値が設定
される。

このような、関連画像用テーブルへの書き込みが、ＣＰ
Ｕ１５によって第７図に示す画像のフリーズの手順に従
って画像のフリーズを行う毎に行われる。

この実施例によれば、縮小画像に対応する原画像を効率
よく捜すことができる。すなわち、第６図に示す関連画
像用テーブルには、原画像が記憶されているメモリの番
号が００）１−０１）１のテーブルのアドレスに格納さ
れ、メモリのアドレスは０２Ｈ〜０７Ｈのテーブルのア
ドレスに格納される。また、縮小画像の記憶されている
メモリの番号は０８８〜０９Ｈのテーブルのアドレスに
格納され、メモリのアドレスはＯＡＨ〜ＯＰＨのテーブ
ルのアドレスに格納される。したがって、縮小画像の一
覧表を表示する場合には、０８Ｈ〜ＯＦＨに格納されて
いるフレームメモリの番号とアドレスを用いて表示用メ
モリに随時転送していけばよい。また、縮小画像に対応
する原画像を捜すには、縮小画像用のメモリ番号と先頭
アドレスが格納されているテーブルのアドレス、すなわ
ち０８Ｈ〜ＯＦＨ，１８８〜ＩＦＨ，２８Ｈ〜２ＦＨ，
・・・をＣＰＵ１５によって順次スキャンすればよい。

例えば、２８Ｈ〜２ＦＨの値が目的とする縮小画像のフ
レームメモリ番号とアドレスであるとすると、対応する
原画像のフレームメモリ番号は２８Ｈから８バイト手前
の２（ｌｉｔ〜２１Ｈに格納されており、またアドレス
は２８Ｈから６バイト手前の２２Ｈ〜２７Ｈに格納され
ている。

また、外部記憶装置に画像をファイリングする場合にも
、原画像と縮小画像とを対応づける必要があるが、この
実施例のように関連画像用テーブルを持てば、原画像の
フレームメモリ番号あるいはアドレスと、縮小画像のフ
レームメモリ番号あるいはアドレスが、例えば２０）１
〜２７Ｈに原画像の情報があれば、その隣の２８Ｈ〜２
Ｆ）ｌに縮小画像の情報が存在するので、外部記憶装置
への画像のファイリングを効率良くできる。

なお、この発明は上述した実施例にのみ限定されるもの
ではなく、幾多の変形または変更が可能である。例えば
、第３図においてパルス発生回路２２から原画像用クロ
ックに対して周期の短いパルスをマルチプレクサ２３．
２５に供給するようにして、原画像に対応する拡大画像
を得ることもできる。

また、関連画像用テーブルに縮小、拡大の倍率等の情報
を付加することもできる。

〔発明の効果〕

以上述べたように、この発明によれば、原画像および縮
小あるいは拡大画像を関連手段により関連づけてメモリ
に記憶するようにしたので、この関連手段から原画像お
よびその縮小あるいは拡大画像の相互間において所望の
画像を効率良くかつ高速に得ることができ、ＣＰ［Ｉの
負担を著しく低減することができる。また、画像を外部
記憶装置にファイリングするにあたっても効率良く行う
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示すフレームメモリの構成を示す図、 第３図は第１図に示す画像人力装置の要部の構成を示す
ブロック図、 第４図は第３図に示すアドレス発生回路の構成を示すブ
ロック図、 第５図ＡおよびＢはフレームメモリにおけるアドレスス
キャンの態様を示す図、 第６図は関連画像用テーブルの構成を示す図、第７図は
フリーズの手順を示すフローチャート、第８図および第
９図は従来の技術を説明するための図である。 １１・・・画像人力装置　　１２．１３・・・フレーム
メモリ１４・・・画像出力装置　　１５・・・ＣＰｕ１
６・・・システムバス　　　１７・・・ビデオバス２１
・・・発振器器　　　　２２・・・パルス発生回路２３
、２５・・・マルチプレクサ ２４・・・ゲート ２６、２９．３０・・・フリップフロップ（Ｆ／Ｆ）２
７・・・アドレス発生回路 ２８・・・スタートアドレス設定回路 ３１・・・メモリアドレスカウンタ ３２・・・加算器　　　　　３３・・・加算値設定回路
３４・・・バッファ 特許出願人　　　オリンパス光学工業株式会社第１図 第２図 第３図 第４図 第５図 Ａ　　　　　Ｂ 第６図 第７図

Claims (1)

1. 【特許請求の範囲】 １、アナログ映像信号をデジタル情報に変換して、原画
   像および縮小あるいは拡大画像をそれぞれメモリに記憶
   するようにした画像処理装置において、前記メモリに記
   憶される原画像および縮小あるいは拡大画像を関連づけ
   る手段を設けたことを特徴とする画像処理装置。 ２、前記原画像および縮小あるいは拡大画像を関連づけ
   る手段は、原画像が記憶されるメモリの番地と、その原
   画像の縮小あるいは拡大画像が記憶されるメモリの番地
   とを対応して格納するテーブルを具えることを特徴とす
   る特許請求の範囲第１項記載の画像処理装置。