JPS62219643A - 半導体装置およびその製造方法ならびにその製造装置 - Google Patents

半導体装置およびその製造方法ならびにその製造装置

Info

Publication number
JPS62219643A
JPS62219643A JP6051786A JP6051786A JPS62219643A JP S62219643 A JPS62219643 A JP S62219643A JP 6051786 A JP6051786 A JP 6051786A JP 6051786 A JP6051786 A JP 6051786A JP S62219643 A JPS62219643 A JP S62219643A
Authority
JP
Japan
Prior art keywords
chip
wire
lead
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6051786A
Other languages
English (en)
Inventor
Yoshiki Matsumoto
松本 義毅
Shichiro Komatsu
小松 七郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6051786A priority Critical patent/JPS62219643A/ja
Publication of JPS62219643A publication Critical patent/JPS62219643A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造技術に関する。
〔従来の技術〕
半導体装置等の電子部品においては、種々の構造がある
が、その一つの構造として、リードフレームのタブと呼
ばれる支持部にチップを固定(チップボンディング)す
るとともに、このチップの各電極とチップの周辺に延在
するリードの内端とを導電性のワイヤで接Vt(ワイヤ
ボンディング)し、かつ前記チップ、ワイヤ、リード内
端部分をレジンからなるパッケージで封止した構造が知
られている。前記チップボンディングについては、たと
えば、工業調査会発行[電子材料J19B4年別冊号、
昭和59年11月20日発行、PIO8〜P113に、
ワイヤボンディングについては、工業調査会発行[電子
材料J1983年別冊号、昭和58年11月15日、P
143〜P145にそれぞれ記載されている。これらの
文献にはチップボンディングおよびワイヤボンディング
を行う各種構造の装置が示されている。
また、後者の文献にはワイヤボンディングにおけるワイ
ヤのループ形状は重要であり、ループが低すぎればチッ
プ(ダイス)のエツジにワイヤが接続してショート不良
を起こす可能性がある旨記載されている。このようなこ
とから、ワイヤボンディング装置にはワイヤボンディン
グ時ワイヤにリバースモーションを加えてワイヤの立ち
上がりを高くし、チップショートの発生防止を図る構造
もある。
一方、前述のように、ワイヤがチップ縁に接触しないよ
うにするために、チップを固定するリードフレームのタ
ブ(支持部)をり−I:面よりも低くしてチップを固定
する技術(特開昭54−113252号)が提案されて
いる。
他方、本発明者は、ワイヤショート防止技術について検
討した。以下は、公知とされた技術ではないが、本発明
者によって検討された技術であり、その概要は次のとお
りである。
すなわち、生産性向上、コスト低減のためにウェハは大
口径化の傾向にある。また、この大口径化に伴ってウェ
ハの厚さは反り防止の目的から暫時厚くなる傾向にある
。この結果、前述のように、タブを一段低くした場合に
あっても、大口径で厚くなったウェハを分断して製造し
たチップをタブ上に固定したのでは、チップ高さが高く
なり、以前のようにワイヤショートのおそれが生じる。
そこで、チップ化する前に、ウェハの裏面を削ってウェ
ハ厚さを基準値としている。
〔発明が解決しようとする問題点〕
前述のように、ワイヤショート防止のために、タブを一
段低くした構造でも、ウェハの大口径化によってウェハ
の厚さは厚くなる。そこで、タブを一段低くした効果を
維持するために、ウェハを所定厚さに削った後チップ化
しているが、この生産方式では、ウェハの薄肉化に手間
暇を有する。
特に、ウェハが大口径化するに伴ってウェハ厚さを減じ
る量が多くなり、処理時間が多くなるという問題がある
ということが本発明者によってあきらかにされた。
本発明の目的は製造コストの低減が図れる半導体装置を
提供することにある。
本発明の他の目的は製造工数の少ない半導体装置の製造
技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なも・   
のの概要を簡単に説明すれば、下記のとおりであすなわ
ち、本発明によれば、半導体装置!’、を以下の手段に
よって製造される。最初にタブのないリードフレームが
用意される。このリードフレームはテーブル上に載置さ
れる。また、このテーブルの中央部分にはチップをその
上面に支持するチップ支持部が配設されている。このチ
ップ支持部は回転制御されるとともに、チップの厚さに
伴って昇降制御可能となり、チップ上面が前記リードフ
レームのリード上面と略同−高さとなるように動く。ま
た、このチップ支持部にはヒータが内蔵されていて、載
置したチップをワイヤボンディングのために所定温度に
加熱する。つぎに、チップボンディング装置のコレット
が前記チップ支持部上にチップを運ぶとともに、ワイヤ
ボンディング装置のキャピラリによってチップの電極と
これに対応するリードの内端とを導電性のワイヤで接続
する。その後、レジンボッティングによって、チップ、
ワイヤ、リード内端を仮固定レジンで一体化する。つぎ
に、このリードフレームはトランスファモールド装置に
よってモールドされ、チップ。
ワイヤ、リード内端部分はレジンのパッケージで被われ
る。その後、リードの不要部分が切断除去され、半導体
装置が製造される。
〔作用〕
上記した手段によれば、チップの厚さの如何によらず、
チップ上面高さはリード上面と略同−となるようにして
ワイヤボンディングが行われモールドされるため、ワイ
ヤのチップ縁への接触は起き難くなることから、ワイヤ
ショートが発生しなくなり、半導体装置の信頼度が安定
する。また、この半導体装置の製造にあっては、チップ
製造におけるウェハの厚さ調整作業は不要となるととも
に、チップをタブ等の支持部に固定するチップボンディ
ング作業が不要となるため、使用材料、使用機器、工数
の低減から半導体装置の生産コストを大幅に軽減できる
〔実施例〕
以下図面を参照して本発明の一実施例について説明する
第1図は本発明の一実施例による半導体装置の断面図、
第2図は同じく半導体装;6の製造装置の概要を示す模
式図、第3図は同じく半導体装置の組立に用いられるリ
ードフレームの平面図、第4図は同じく半導体装置製造
におけるチップ等の補助固定状態を示す断面図、第5図
は同じくモールド後のリードフレームを示す断面図であ
る。
この実施例によって製造された半導体装置(■C)は、
第1図に示されるような構造となっている。すなわち、
この半導体装W1はレジンパッケージ型の構造となって
いる。半導体装置1は、補助固定レジン2とこの補助固
定レジン2全体を被う本封止レジン3とからなるパッケ
ージ4と、このパッケージ4の周縁から外端を突出させ
るリード5とからなっている。前記補助固定レジン2は
、パッケージ4の略中夫に位置するチップ(半導体素子
)6を支持している。この千ツブ6の図示しない電極と
、この電極に対応する前記リード5の内端とは、導電性
のワイヤ7によって電気的に接続されている。前記補助
固定レジン2は、これらチップ6、ワイヤ7、リード5
の内端部を一体的に固定している。また、前記本封止レ
ジン3は前記補助固定レジン2全体を封止している。ま
た、前記チップ6の電極が設けられている上面と、ワイ
ヤ7が接続されるリード5の上面とは略同−の高さく同
一面)となっている。
つぎに、前記のような半導体装置1を製造する方法およ
びその製造に用いる半導体装置製造装置について説明す
る。
半導体装置製造装置は、第2図に示されるように、テー
ブル9を有している。このテーブル9には、第3図に示
されるようなリードフレーム8が載置される。このリー
ドフレーム8は、これが本発明の特徴の一つであるが、
その中央のチップ6が配置される位置にタブと称される
支持部が設けられていない。すなわち、このリードフレ
ーム8は、銅や鉄−ニッケル合金等の薄い金属板を工・
7チングあるいは精密プレスの打ち抜きによって形成さ
れる。リードフレーム8の単位パターンは、一対の平行
に延在する外枠10と、この外枠10を連結するタイバ
ー11と、からなる矩形パターンとなっている。また、
前記外枠10の内側から前記タイバー11に平行に複数
のり一部5が延在するとともに、これらリード5の一部
は途中で屈曲し、各リード5の内端は、単位パターンの
略中央の空間領域からなる矩形領域12の周縁に臨んで
いる。この矩形領域12はチップ6が配置される領域で
ある。一般のレジンモールド型のリードフレームでは、
この矩形領域12に千ツブ6を固定するためのタブと称
される支持部を有しているが、この実施例のリードフレ
ーム8ではタブは設けられていない。また、各リード5
は、対面するタイバー11間に亘って設けられるダム1
3と称される支持片によって支持されている。このダム
13は、リード5を支持する補強部材となるとともに、
チップ6等をトランスファモールドした際の溶けたレジ
ンのモールド域からの流出を阻止するダムとして作用す
るようになっている。なお、前記外枠10には、リード
フレーム8のテーブル9上での移送あるいは位置決め時
等に利用されるガイド孔14が設けられている。
一方、前記テーブル9はその中央が空間領域となってい
る。そしてこの空間領域には、チップ6をその上面に支
持するチップ支持部(チップ支持テーブル)15が配設
されている。このチップ支持部15は、真空吸着孔16
を介してチップ6を矢印17に示すように真空吸着によ
って固定するとともに、ヒータ18を内蔵し、載置した
チップ6をワイヤボンディングに必要な温度に加熱する
ようになっている。また、このチップ支持部15は載置
するチップ6の厚さに対応して上下動し、チップ6の電
極を有する上面の高さがリードフレーム8のリード5の
ワイヤ7を接続する面と略同−高さとなるように高さ制
御可能となっている。
さらに、このチップ支持部15は、チップ6のリードフ
レーム8に対する位置決めができるように、平面XY方
向および回転方向に移動制御可能となっている。
他方、この半導体装置製造装置には、チップトレイ19
等からチップ6を前記チップ支持部15に供給するチッ
プローダ20が配設されているとともに、前記チップ支
持部15−1−に位置決め配置されたチップ6の図示し
ない電極とこれに対応するリードフレーム8のリード5
の内端とをワイヤ7で接続するワイヤボンディング装置
21とが配設されている。前記チップローダ20は、移
動するアーム22の先端に取り付けられたコレット23
でチップ6を真空吸着保持してチップ支持部15に搬送
する。また、前記ワイヤボンディング装置21は、ボン
ディングアーム24の先端のキャピラリ25でワイヤ7
をクランプし、このクランプしたワイヤ7でチップ6の
電極とリード5の内端とを自動的に接続するようになっ
ている。なお、このワイヤボンディング時、チップ6の
上面とり一部5の上面とは略同−高さとなっている。し
たがって、ワイヤ7がチップ6の縁に接触することもな
く、ワイヤショート不良は発生し難くなる。
つぎに、このような構造の半導体装置製造装置を用いて
本発明の半導体装置1を製造する方法について説明する
最初に、第3図に示されるようなリードフレーム8をテ
ーブル9上に載置する。その後、チップ6をチップロー
ダ20によってチップ支持部15上に供給する。チップ
6は、真空吸着によってチップ支持部15の上面に確実
に固定される。
つぎに、前記チップ支持部15を昇降制御し、チップ6
の上面高さがリードフレーム8のリード5の上面と一致
するようにする。また、チップ支持部15の平面XY方
向制御および回転方向制御を行い、リードフレーム8に
対するチップ6の位置制御を行う。チップ6は前記チッ
プ支持部15上に載置されると、チップ支持部15に内
蔵されているヒータ18によってワイヤボンディングに
必要な温度、たとえば、300”C前後に加熱される。
つぎに、ワイヤボンディング装置21が作動し、ボンデ
ィングアーム24の先端のキャピラリ25がチップ6上
に降下し、キャピラリ25にクランプされているワイヤ
7の先端をチップ6の図示しない電極に固定する。また
、この第1ボンデイング後、前記キャピラリ25はワイ
ヤ7を繰り出しながら対応するり一部5の内端−Lに移
動し、再び降下してワイヤ7の一部をリード5に圧接固
定して第2ボンデイングを行う。第2ボンデイング後、
キャピラリ25例のワイヤ7は前記圧接固定部近傍で切
断されてワイヤボンディングが終了する。
このワイヤボンディング時、前記チップ6の上面がリー
ド5のワイヤ接続面と同一高さとなっていることから、
ワイヤ7が仮に僅かに垂れ下がるようなことがあっても
、ワイヤ7がチップ6の縁に接触するようなことはない
ので、ワイヤショートは生じ難くなる。なお、ワイヤボ
ンディングに先立って、前記チップ支持部15は上下動
する構造となっているため、チップ6の厚さが変化して
も、ワイヤポンディングに何等支障を来さない。このこ
とは、チップ6を形成するためのウェハの直径が大きく
なって、ウェハの反り等を防止するためにウェハの厚さ
が厚くなっても、チップ6を製造する前に、ウェハを所
望の厚さに薄くする処理は必要でなくなることを意味す
る。したがって、この装置を用いることによって、ウェ
ハの薄形化処理工程が廃止できる。
つぎに、第4図に示されるように、レジンボッティング
によってチップ6、リード5の内端、ワイヤ7は補助固
定レジン2で被われ、一体化される。このレジンボッテ
ィングは、耐湿性のための封止の役割を果たすが、これ
以外に、リードフレーム8を持ち上げた際、千ツブ6と
リード5との位置関係が崩れないようにする役割も果た
す。
つぎに、ワイヤボンディングが終了したリードフレーム
8は、図示しないトランスファモールド装置によってモ
ールドされる。この結果、チップ6、リード5の裏面を
も含む補助固定レジン2部分は本封止レジン3によって
被われる。
つぎに、リードフレーム8の不要部分、すなわち、外枠
10.タイバー11.ダム13は除去され、第1図に示
されるような半導体装置1が製造される。
このような実施例によれば、つぎのような効果が得られ
る。
(1)本発明によれば、チンプロおよびリード5の内端
部分ならびにワイヤ7が補助固定レジン2および本封止
レジン3からなる二重構造のパッケージ4で被われるた
め半導体装置1の耐湿性が優れたものとなるという効果
が得られる。
(2)本発明によれば、チップ6の上面の高さがリード
5の上面と同一高さにしてワイヤポンディングされるた
め、ワイヤ7がチップ6の縁に接触して住じるワイヤシ
ョート不良は生し難くなり、ワイヤボンディングの信頼
度が高くなるという効果が得られる。
(3)本発明によれば、チップ6の製造時、チップの製
造に先立ってウェハの厚さを薄べする作業は行われない
ことから、チップ6の製造コストを低く抑えることがで
き、この結果として半導体装置1の製造コストを軽減す
ることができるという効果が得られる。
(4)上記(3)により、本発明によれば、チップ化に
際して、ウェハを削って薄くすることがないことから、
ウェハを削ることによって残留する歪等に基づくチップ
の特性劣化が防止でき、信頼度の高い半導体装W1を提
供することができるという効果が得られる。
(5)上記(4)により、本発明によれば、本発明技術
はウェハの大口径化に対処できる技術となる。
(6)本発明によれば、チップ6をタブ等の支持部に固
定する必要がないことから、チップボンディング作業の
廃止が可能となり、チップボンディングの廃止に伴う材
料の節減等から、半導体装置1の製造コストの低減が達
成できるという効果が得られる。
(7)上記(6)により、本発明による半導体装置の製
造装置では、チップポンディング装置が不要となり、半
導体装置製造装置の生産コストの軽減が達成できるとい
う効果が得られる。
(8)上記(1)〜(7)により、本発明によれば、信
頼度の高い半導体装置1を安価に提供することができる
という相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は」−記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、半導体装置
1の補助固定レジン2を被う外側のパッケージは、レジ
ンパッケージ以外のものでも前記実施例同様な効果が得
られる。
たとえば、補助固定レジン2を被うパッケージとしては
、第6図に示されるように、セラミックパッケージ27
であってもよい。このセラミックパッケージ27の場合
は、一層気密性が高くなり、半導体装置1の信転度が高
くなる。
また、本発明の半導体装置1にあっては、第7図に示さ
れるように、チップ6およびリード5の内端ならびにワ
イヤ7を単一のパッケージ、たとえば、レジンパッケー
ジ28で被うようにしても前記実施例同様な効果が得ら
れる。この際、ワイヤ7を銅ワイヤのような剛性の高い
ものとすれば、前記実施例のように、本封止レジン3を
行う前に、チップ6とリード5の位置関係の崩れを防止
するための補助固定レジン2による封止は必要ではなく
なり、ワイヤボンディング後、ワイヤ7の機械的強度で
チップ6を吊り下げることができるようになる。したが
って、ワイヤボンディング後に、リードフレーム8をト
ランスファモールド装置に移しても、ワイヤ7がチップ
6の縁に接触したり、ワイヤ7同志が接触したりするこ
とはない。なお、この構造では、ワイヤ7の剛性ととも
に、ワイヤ7の本数が多いことも、前記チップ6とワイ
ヤ7の位置関係を維持するために必要なこととなる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造技
術に適用した場合について説明したが、それに限定され
るものではない。
〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明では、タブのないリードフレームが用意されると
ともに、チップはチップ支持部上に載置されてワイヤボ
ンディングが行われることから、チップボンディング工
程が廃止でき、半導体装置の製造コストの低減が達成で
きる。また、この技術によれば、チップ支持部は昇降制
御されて、チップの上面がリードの上面と同一高さに調
整された後、ワイヤボンディングが行われるため、ワイ
ヤショートが起き難くなり、半導体装置の信軌度が高く
なる。また、この技術によれば、ワイヤボンディングに
際して、チップの厚さによってワイヤボンディングの良
否は左右されないことから、ウェハをチップ化するに先
立ってウェハを薄くする工程は必要でなくなり、半導体
装置の製造コストの低減が達成できる。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の断面図、 第2図は同じく半導体装置の製造装置の概要を示す模式
図、 第3図は同じく半導体装置の組立に用いられるリードフ
レームの平面図、 第4図は同じく半導体装置製造におけるチップI 等の補助固定状態を示す断面図、 第5図は同じ(モールド後のリードフレームを示す断面
図、 第6図は本発明の他の実施例による半導体装置の断面図
、 第7図は本発明の他の実施例による半導体装置の断面図
である。 1・・・半導体装置、2・・・補助固定レジン、3・・
・本封止レジン、4・・・パッケージ、5・・・リード
、6・・・チップ(半導体素子)、7・・・ワイヤ、8
・・・リードフレーム、9・・・テーブル、10・・・
外枠、11・・・タイバー、12・・・矩形領域、13
・・・ダム、14・・・ガイド孔、15・・・チップ支
持部、16・・・真空吸着孔、17・・・矢印、18・
・・ヒータ、19・・・チップトレイ、20・・・チッ
プローダ、21・・・ワイヤボンディング装置、22・
・・アーム、23・・・コレット、24・・・ボンディ
ングアーム、25・・・キャピラリ、27・・・セラミ
ックパッケージ、28・・・レジンパッケージ。 第  1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、チップと、このチップの周辺に内端を臨ませるリー
    ドと、前記チップの電極とリード内端を電気的に繋ぐワ
    イヤと、前記チップおよびワイヤならびにリード内端部
    分を被うパッケージと、からなり、前記チップはパッケ
    ージで支持されてなることを特徴とする半導体装置。 2、前記パッケージは二重構造となり、少なくとも内側
    のパッケージはレジンで構成されていることを特徴とす
    る特許請求の範囲第1項記載の半導体装置。 3、チップと、このチップの周辺に内端を臨ませるリー
    ドと、前記チップの電極とリード内端を電気的に繋ぐワ
    イヤと、前記チップおよびワイヤならびにリード内端部
    分を被うパッケージと、からなり、前記チップはパッケ
    ージで支持されてなる半導体装置を製造する方法であっ
    て、前記チップを支持する支持部を有しないリードフレ
    ームを用意する工程と、前記チップの電極とこれに対応
    するリードフレームのリード内端とを導電性のワイヤで
    電気的に接続する接続工程と、前記チップおよびワイヤ
    ならびにリード内端部分をレジンモールドによるパッケ
    ージで被う封止工程と、前記リードフレームの不要部分
    を除去する除去工程と、を有することを特徴とする半導
    体装置の製造方法。 4、チップと、このチップの周辺に内端を臨ませるリー
    ドと、前記チップの電極とリード内端を電気的に繋ぐワ
    イヤと、前記チップおよびワイヤならびにリード内端部
    分を被うパッケージと、からなり、前記チップはパッケ
    ージで支持されてなる半導体装置の製造装置であって、
    前記チップ配置部にチップを支持する支持部を有しない
    リードフレームを支持するテーブルと、前記チップ配置
    部に対応する位置に配置され前記チップをその上面に支
    持するチップ支持部と、前記チップ支持部にチップを供
    給するチップローダと、前記チップの電極とこれに対応
    するリードの内端とをワイヤで接続するワイヤボンディ
    ング装置と、を有することを特徴とする半導体装置の製
    造装置。 5、前記チップ支持部はヒータが内蔵されているととも
    に、高さ位置制御が可能となっていることを特徴とする
    特許請求の範囲第4項記載の半導体装置の製造装置。
JP6051786A 1986-03-20 1986-03-20 半導体装置およびその製造方法ならびにその製造装置 Pending JPS62219643A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6051786A JPS62219643A (ja) 1986-03-20 1986-03-20 半導体装置およびその製造方法ならびにその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6051786A JPS62219643A (ja) 1986-03-20 1986-03-20 半導体装置およびその製造方法ならびにその製造装置

Publications (1)

Publication Number Publication Date
JPS62219643A true JPS62219643A (ja) 1987-09-26

Family

ID=13144588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6051786A Pending JPS62219643A (ja) 1986-03-20 1986-03-20 半導体装置およびその製造方法ならびにその製造装置

Country Status (1)

Country Link
JP (1) JPS62219643A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429848U (ja) * 1987-08-17 1989-02-22

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6429848U (ja) * 1987-08-17 1989-02-22
JPH06832Y2 (ja) * 1987-08-17 1994-01-05 日本電気株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7804159B2 (en) Semiconductor device and a method of manufacturing the same and a mounting structure of a semiconductor device
KR100275660B1 (ko) 리드프레임, 반도체 장치의 제조방법 및 연속조립 시스템
JP2972096B2 (ja) 樹脂封止型半導体装置
EP0683518B1 (en) Lead frame and semiconductor device
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
US5249354A (en) Method of making electronic component packages
US20230068748A1 (en) Leaded semiconductor device package
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JPS62219643A (ja) 半導体装置およびその製造方法ならびにその製造装置
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0732216B2 (ja) 半導体装置
JPH0738036A (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JPH03222441A (ja) 半導体モジュールの製造方法
JPS60251636A (ja) 半導体装置
JPH02229457A (ja) 半導体装置の製造方法
KR100201389B1 (ko) 반도체 패키지
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH03232264A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH05315518A (ja) 半導体装置およびその製造方法
JP2007250702A (ja) 半導体装置及びその製造方法並びに配線基板