JPS62219621A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62219621A
JPS62219621A JP6251186A JP6251186A JPS62219621A JP S62219621 A JPS62219621 A JP S62219621A JP 6251186 A JP6251186 A JP 6251186A JP 6251186 A JP6251186 A JP 6251186A JP S62219621 A JPS62219621 A JP S62219621A
Authority
JP
Japan
Prior art keywords
photoresist
width
etching
photomask
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6251186A
Other languages
English (en)
Inventor
Hiroshige Touno
東野 太栄
Yasoo Harada
原田 八十雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP6251186A priority Critical patent/JPS62219621A/ja
Publication of JPS62219621A publication Critical patent/JPS62219621A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ)産業上の利用分野 本発明は、半導体装置の製造方法に関し、特にリフトオ
フにおけるホトレジストの開孔幅の制御に関するもので
ある。
口)従来の技術 半導体装置の電極や配線あるいは導電性領域といった限
定される領域上選択的に形成するには。
通常、ホトレジストを、ホトマスクr介して露光。
τ M1altLLホトマスクどおりのパターンにホトレジ
ス△ ト全開孔し、このレジストで領域の限定を8こなってい
友。例えは、′4極を形成する場合、基板上にホトレジ
ストt−m布し、該ホトレジスl−ホトマスク會介して
選択的に露光し、fAmしてホトレジス)1−開孔し、
その上から電極材料全蒸着させ。
ホトレジストと、該レジスト上の11t極材料を除去し
て、ホトレジストの開孔部分のみで基板上に電極を形成
するリフトオフが行われている(例えは削田和夫著「最
新LSIプロセス技術」)。
リフトオフを行う場合、ホトレジスl開孔したときにそ
の断面形状を逆テーパ形状に形成することで、′電極材
料蒸着後のホトレジストとその上の電極材料の除去が容
易にしかも効率よくされる。
そのため逆テーパ状にエツチング可能なホトレジストが
開発されている。
さて、リフトオフを行う場合、ホトレジストの開孔幅は
*元に用いるホトマスクのパターン寸法で決足されてい
た。このためホトレジストの開孔1@に変更するときに
は、その都度パターン寸法の異な2るホトマスクが必要
となる。
ハ)発明が解決しようとする問題点 上述のようにわずかな開孔幅の寸法の変更でも、その寸
法にありたホトマスクが必要となる。
しかし、新たなホトマスクの作製には時間と費用がかか
る。そこで1本発明は、ホトレジストの開孔幅の制御が
可能で、断定なホトマスクを必要とせずに一元したパタ
ーン寸法とホトレジストの開孔幅を変化させることt目
的とするものである。
二】問題点?解決するための手段 本発明は、牛導体基板上にホトレジス)k塗布する工程
と、該ホトレジス)k選択露光する工程と、旙元した部
分に従つて断面形状が逆テーパ状となるように1iff
記ホトレジス)t−開孔する工程と、更IC該ホトレジ
ス)1−その上面から所定の厚さ異方性エツチングする
工程と、を含む牛導体装置の製造方法である〇 ホン作  用 断面形状が逆テーパ状であるホトレジスl上面から異方
性エツチングするので、ホトレジストの上面の幅は狭筐
り、よってホトレジストの開孔幅は広がる。このホトレ
ジスIfマスクトシて例えば電極のリフトオフ全行った
とき、電極幅や、電極間距離が一元したパターン暢とは
異なって形成される。
へ)実  施  例 本発明方法2GaAst−用いたショットΦバリア型の
電界効果トランジスタ(以下F’ETという]の作製に
通用した場合について、以下第1図A乃至F−41参照
しつつ説明する。
半絶縁性GaAg基板(1)上にn型wJ作層(2J 
k気相エピタキシャル成長法やイオン注入法にエリ形成
する(第1図A)。この動作層(2)上の肩定禎域に、
AfやTiWシリサイドなどのショットキベリア?作る
金41’に蒸着してゲート電極(3)を形成し。
この全面にホトレジスト(4)を塗布する(第1図B]
。ホトレジストとしてはネガ型の富士薬品工業i [L
MR−35Jがあげらnる。そして所望のソース・ドレ
イン間距離よりも広い幅で露光全行い、現像aちエツチ
ングしてi元部以外の部分全開孔する(第1図C)。
現像後のホトレジストの断面形状を第2図に示す。こn
は5E3mW/−で4秒+1tll1元した場合である
。笑#はジャストエツチングの状態、破線は20%のオ
ーバエツチングの状態、そして一点鎖線は50%のオー
バエツチングの状態を示すものである。このようにホト
レジストのオーバハング1は現1砿時間で劃御さnる。
久にこのホトレジス) (41kその上部から反応性イ
オンビームエツチング(反応ガスは02ガス)で14万
性エツチングして、ホトレジスト(4)の上面の@kP
fr望の幅とする(第1図D)。ホトレジスト(4)の
断面形状が逆テーパ状であるため、このホーにレジスト
(4)を上面から順次異方性エツチングしていくと、そ
の上面の幅はだんだん狭くなっていく。第3図は「LM
R−53Jのイオンビームの出力に対するエツチングレ
ートを示すものである。
例えば第1図Cのホトレジスト(4)が20%のオーバ
エツチングで上面の幅が2.8μmであるなら、イオン
ビームの出力Th0.2W/、jとして2分間程反応性
イオンビームエツチングを施せば、ホトレジスト(4)
の上面の鴨は18μmとなる。
そして、異方性エツチングのさnたホトレジスト(4)
會マスクとして、オーミック接触する金属(例えばAu
Ge−Ni −Au )t−Jiしてソース[極(5)
及びドレインを極(6)を形成する(第1図E)。最後
にホトレジスト(4)とその上に堆積している万一ミン
ク金属を除去してE’ E Tが完成さnる(第1図F
]。
この実施例は本発明t′也極のリフトオフに用めたもの
であるが、他の実施例として賜4図に示すようにイオン
注入に8ける領域の限定にも用いらnる。#!1図りの
構成を得たのち、ホトレジスト(4)tマスクとして、
Si+イオンt770速エネルギ100KeV、注入蓋
2 X 10”a+−”及び加速エネルギ200KeV
、注入ii2×10”am−2で注入して、n+領領域
71(81に一形成する。この場合イオン注入のされる
値域は*200Kevの加速エネルギを持つSi+イオ
ンが透過さrtない厚みtもクホトレジスト部分で区切
られる。その1lILink含んだH2雰囲気中で80
0℃20分間のアニールを施してn中領域(7)(8)
の注入不純物の活性化tする。そして前述と同様にソー
ス電極及びドレイン電極を形成すればよい。
尚1本実施例では1例としてネガ型のホトレジスト?あ
げているが、断面形状が逆テーパ状に形成されるもので
あれはポジ型のホトレジストでも同様の効果が得らnる
ことは述べる1でもない。
ト〕発明の効果 本発明は以上の説明から明らかなμ口く、逆テーパ状に
形成したホトレジス)?I−その上面から異方性エツチ
ングすることで、その上面幅を変えることができ、fr
たなパターン寸法幅のホトマスクIJいることなくホト
マスクのパターン寸法幅とは異なる幅でホトレジストの
開孔が可能となる。
つまり、多少寸法全変更するときは、新しいホトマスク
會作裂することな(、容易に対応がとれる。
【図面の簡単な説明】
第1図は本発明方法の一実施例の工程説明図。 第2図はホトレジストのエツチング形状のBR,切回、
第3図はホトレジストのエツチングレートを示す図%第
4図は本発明方法の他の通用の説明図である。 (υ・°・基板、〔3)・・・ゲート電114)・・・
ホトレジスF。 (5)・・・ソース電極、(6)・・・ドレイン電極。

Claims (1)

    【特許請求の範囲】
  1. 1)半導体基板上にホトレジストを塗布する工程と、該
    ホトレジストを選択露光する工程と、露光した部分に従
    って断面形状が逆テーパ状となるように前記ホトレジス
    トを開孔する工程と、更に該ホトレジストをその上面か
    ら所定の厚さ異方性エッチングする工程と、を含むこと
    を特徴とする半導体装置の製造方法。
JP6251186A 1986-03-20 1986-03-20 半導体装置の製造方法 Pending JPS62219621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6251186A JPS62219621A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6251186A JPS62219621A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62219621A true JPS62219621A (ja) 1987-09-26

Family

ID=13202274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6251186A Pending JPS62219621A (ja) 1986-03-20 1986-03-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62219621A (ja)

Similar Documents

Publication Publication Date Title
US4670090A (en) Method for producing a field effect transistor
US4283483A (en) Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles
US5147740A (en) Structure and process for fabricating conductive patterns having sub-half micron dimensions
US4222164A (en) Method of fabrication of self-aligned metal-semiconductor field effect transistors
US4561169A (en) Method of manufacturing semiconductor device utilizing multilayer mask
US5587328A (en) Method for manufacturing semiconductor device
US5693548A (en) Method for making T-gate of field effect transistor
US5114871A (en) Manufacturing diamond electronic devices
JPS62219621A (ja) 半導体装置の製造方法
EP0332680B1 (en) Process of forming a t-gate metal structure on a substrate
JPH10135239A (ja) 半導体装置の製造方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPS6037172A (ja) 電界効果トランジスタの製造方法
JPS6341078A (ja) 半導体装置の製造方法
JPH0265139A (ja) 半導体装置用電極の形成方法
JP3024237B2 (ja) 電界効果トランジスタの製造方法
JPH05152294A (ja) 微細パターンの形成方法と半導体装置の製造方法
JPS5923565A (ja) 半導体装置の製法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPS63220575A (ja) 半導体装置の製法
EP0613174A2 (en) Method for making fine-line semiconductor devices
JPH022642A (ja) 半導体装置の製造方法
JPS616870A (ja) 電界効果トランジスタの製造方法
JPH03194926A (ja) 半導体装置の製造方法
JPS6182481A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタおよびその製造方法