JPS6221410B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はアナログ信号の等化に関し、特にアナ
ログ適合等化器の係数を検査および制御するため
の回路に関する。伝送装置中においては、伝送路
の振幅および位相応答性の時間における変化を考
慮せねばならないことが知られており、この目的
のために一般には適合等化器が受信側に用いられ
て伝送路自体により生じる変化をたえず回復する
ようになされている。伝送路をその振幅および位
相の双方において維持するためにそれらの振幅お
よび位相応答性を調整する等化器の性能は等化信
号の分析に基づく外部的な手段によつて制御さ
れ、かつそれによつて等化器の伝達機能が制御さ
れる可変装置によつて得られる。

さらに詳述すれば処理される信号がアナログ形
式である場合にはアナログ適合伝送等化器が用い
られる。これら等化器は基本的には補償される位
相―振幅歪みの複雑さによる多数のセルを有する
遅延線と一つのセルと引き続くセルとの間の信号
を分取し、そしてその振幅を動作中の等化による
要求にしたがつて変えるようになされた多数のタ
ツプ回路と、このようにして処理された全ての信
号を加算することのできる多数の増幅回路とから
なる。

自動利得検査増幅器（AGC増幅器として知ら
れている）または可変装置として電界効果トラン
ジスタ（FETとして知られている）を用いる回
路網のように遅延線からの信号を分取しそしてそ
れを適当な係数で加重することのできる種々の形
式の回路が当該技術分野において知られている。
これらの加重およびタツプ回路によつて生じる主
な欠点は次の通りである。AGC増幅器の使用の
場合では処理すべき信号の高帯域幅に関して行な
われる利得変化の相当な動特性により回路が著し
く複雑化する。FETトランジスタを使用する場
合では処理する信号の最大許容レベルが制限さ
れ、かつ割当てられた係数の正確な値を知ること
が実際上不可能である。

さらに詳述すれば、等化器を制御するように意
図された集中装置からの制御パラメータによりタ
ツプ回路に関連して回路網によつて与えられた実
際の値を正確に知ることについての後者の特性は
極めて重要である。

実際上信号の受信の間に形成された前記実際上
の値を知ることは、一方では伝達関数を正確に追
跡して伝送路の応答性の変化の評価を可能にしま
た他方では必要とする形式の等化によつて課せら
れる要求によりよく対応する正確なアルゴリズム
の使用を可能にする。

これらの欠点は間接制御可変抵抗（たとえば、
光電抵抗、サーミスタ、磁気抵抗等）の使用によ
り前記加重係数の実際の値についての厳密な検査
を可能にし、各時点で割当てられる値に対する加
重係数の値を高精度で安定化させると共に使用す
る間接制御可変抵抗に生じ得る熱的なドリフトを
補償し、前記可変抵抗のために制御電圧を前記加
重係数の実際の値に対応させる機能の直線化を可
能にする帰還回路を使用し、50MHzの範囲の信号
帯域上の周波数について正確な挙動を示し、遅延
線からとり出された高振幅信号について動作可能
であり、そして信頼度が高く、安価な極めて簡単
な回路を利用する伝送アナログ適合等化器中で用
いる本発明の加重回路網の検査および制御回路に
よつて克服される。

本発明の主な目的はアナログ伝送適合等化器の
係数を検査および制御する回路において、前記係
数制御のために間接制御下において可変な二つの
抵抗性素子が用いられて、前記等化器に対して公
知の態様で供給される可変駆動電圧の値に基づい
て前記抵抗性素子の抵抗値を相補的な形態で変化
させることのできる差動制御ブリツジ回路中に挿
入されており、かつ前記抵抗性素子の抵抗値の実
時間制御のために前記抵抗性素子の抵抗値を前記
駆動電圧の値に関して安定に維持しかつ決定する
ことのできる帰還回路が用いられる前記アナログ
等化器の係数検査および制御回路を提供すること
にある。

本発明の前記およびその他の特色は以下図面を
参照してなされる例としてあげられ限定的な意味
を有しないその特定の具体例についての説明によ
つてさらに明らかにされる。

第１図中、Ｌ／およびＬ２…Li＋１、Li＋２…
Lnは公知の形式のアナログ形遅延線のカスケー
ド接続されたｎ個のセルを示し、これらはRLoで
示されるその特性インピーダンスを末端に有して
いる。

Ｓ１，Ｓ２…Si＋１，Si＋２…Sn＋１は全て互
いに等しくかつ等化されるアナログ信号をとり出
して加重するようになされたｎ＋１個の回路を示
す。

等化されるアナログ信号、すなわち遅延線に沿
つて伝送されるアナログ信号の加重動作は線３，
４，５，６，７（回路Ｓ１，Ｓ２，Si＋１，Si＋
２，Sn＋１にそれぞれ対応する）上に存在する
一般に互いに異なつた制御信号によつて行なわれ
る。これら回路Ｓの特定の電気的な構造が本発明
の目的とするところであり、以下これらについて
第２図により詳細に説明する。

なお、第１図中においてＡは適当な抵抗RFに
より帰還される累算増幅器であり、、遅延線に沿
つて分取され等化器中で形成された係数によつて
加重される異なつた信号を処理することのできる
この増幅器Ａは、処理される有用な信号の周波数
帯域において異なつた信号の正確な加算をなすよ
うに低出力インピーダンスを与えるものであれ
ば、当該技術分野における任意の形式のものであ
つてもよい。

本発明による回路の独特な回路構成を別とすれ
ば第１図の構成はその動作が当業者に周知の通常
のアナログ伝送等化器を示している。

第２図においてＭ１，Ｍ２，Ｍ３，Ｍ４は例と
して示される平衡電圧V⁺およびV^-を供給される
通常の形式の４つの同じ演算増幅器を示す。

Ｚ１，Ｚ２，Ｚ３，Ｚ４は適宜な値を有する４
つの通常のツエナダイオードを示し、Ｄ３および
Ｄ４は任意の公知の形式のダイオードを示し、
TS１，TS２，TS３，TS４は公知の形式の４つ
の低周波トランジスタを示し、TS５およびTS６
は任意の形式の２つのハイカツトオフ周波数のト
ランジスタを示し、Ｐ１およびＰ２は２つの通常
のポテンシヨメータを示し、Ｃ１，Ｃ４，Ｃ５，
Ｃ６，Ｃ７，Ｃ８は適当な値の６つの通常のコン
デンサを示し、Ｃ２およびＣ９は２つの任意の公
知の形式のフイードスルーコンデンサを示し、Ｃ
３は適当な値の通常の電解コンデンサを示し、Ｒ
１，Ｒ２，…Ｒ４３は適当な値の通常な形式の43
個の電気抵抗を示す。

第２図の各構成部分の果さねばならない機能が
定義されていれば、これら各部分（抵抗、コンデ
ンサ等）に与えられる値の正確な決定は当業者に
とつては特別な問題ではない。

以下本明細書中においてはこの回路の種々の部
分の論理的な機能の他にそれらの動作についても
詳細に説明される。

その他第２図中、Ｔ１は通常の変圧器であつ
て、一次および各二次巻線の間の巻線比が１：１
である不平衡一次巻線および平衡二次巻線を備え
ている。

Ｄ１およびＤ２は２つの光放射ダイオードを示
し、それらはそれぞれ光感知抵抗素子Ｆ１および
Ｆ２に結合されている。

図中一対のＤ２およびＦ２として示されている
点線で表わした部分は公知の形式の光抵抗であり
これは後述するように等化される信号の必要な加
重を検知することのできる可変素子である。

以下第２図に示す種々の部分をそれらの種々の
機能に関して説明する。

公知の「エミツタ―ホロワ」の形式で接続され
ているトランジスタTS５，TS６，抵抗Ｒ２０，
Ｒ２１，Ｒ２４，Ｒ２７，コンデンサＣ２，Ｃ
３，Ｃ９および変圧器Ｔ１からなる部分はタツプ
回路それ自体を形成し、この回路は線１に接続さ
れた入力に対して高いインピーダンスを与えて等
化される信号、すなわち遅延線Ｌ１，Ｌ２，…
Ln（第１図）に沿つて伝送される信号に干渉し
ないようになされており、かつその出力側におい
て変圧器Ｔ１の２つの二次巻線に位相が相互に対
向する２つの電圧Ｖ１，Ｖ２の形で等化される信
号を供給する。

電圧Ｖ１およびＶ２は後述する加重動作を適し
て正および負の加重係数が得られるようにする。

等化されるタツプ信号Ｖ１，Ｖ２の加重回路は
変圧器Ｔ１の２つの二次巻線、コンデンサＣ５，
Ｃ７、抵抗性素子Ｆ１，Ｆ２およびコンデンサＣ
４，Ｃ６からなる。

これら４つのコンデンサＣ４，Ｃ５，Ｃ６，Ｃ
７は等化される信号Ｖ１，Ｖ２を後述するように
Ｆ１およびＦ２によつて与えられた抵抗値を測定
するために検査回路中に用いられる抵抗性素子Ｆ
１およびＦ２の端部に存在するdcバイアスから
隔離するものである。さらに詳述すれば、等化さ
れるタツプ信号Ｖ１，Ｖ２に関連する周波数につ
いては、コンデンサＣ４，Ｃ５，Ｃ６，Ｃ７は短
絡されているものとみなされる。

線２は全ての加重回路Ｓ１，Ｓ２，……Sn＋
１（第１図）に共通な累算増幅器Ａの入力に対す
る出力である。

トランジスタTS３（第２図）、ツエナダイオー
ドＺ３、ダイオードＤ４および抵抗Ｒ２５，Ｒ２
６，Ｒ２８，Ｒ３１からなる部分は抵抗性素子Ｆ
２に対して一定の既知の電流を供給してこの素子
Ｆ２に沿う電圧降下の読みからＦ２の電気抵抗の
実際の値を正確に示すようにすることのできる電
流発生器を形成する。

抵抗性素子Ｆ１について全く同様な機能を有す
る部分がトランジスタTS２、ダイオードＤ３、
ツエナダイオードＺ２および抵抗Ｒ１４，Ｒ１
７，Ｒ１８，Ｒ１９によつて形成されている。し
かしこの部分では使用したトランジスタTS２の
形式によつて（TS３のNPN型の代りにPNP型で
ある）Ｆ１に供給される電流はＦ２を通過する電
流と逆の符号を有している。

抵抗Ｒ２９，Ｒ３０およびコンデンサＣ８から
なる回路網は等化される信号の周波数成分を抵抗
性素子Ｆ２の端部に結合された前記トランジスタ
TS３により電流発生器によつて注入されるdc電
流の効果として存在する直流電流から除去するよ
うになされた低域通過フイルタを形成している。

Ｆ１の端部に存在するdc電流に関して等化さ
れる信号の周波数成分に同様なフイルタ機能を及
ぼす部分が抵抗Ｒ１５，Ｒ１６およびコンデンサ
Ｃ１から形成されている。

増幅器、抵抗Ｒ３８，Ｒ３９，Ｒ４０、及びＲ
４２により形成されているステージは増幅器Ｍ４
の入力電圧降下を供給し、ここで該抵抗Ｒ３８，
Ｒ３９，Ｒ４０，Ｒ４２は、抵抗Ｒ３６，Ｒ３
７，Ｒ４１、ポテンシヨメータＰ２により増幅器
Ｍ２の利得（この場合１に等しい）を画定し、該
電圧降下はＦ２の端子において存在し、且つＣ
８，Ｒ２９，Ｒ３０によつて濾過されている。

さらに詳述すれば、ポテンシヨメータＰ２は増
幅器Ｍ２の出力電圧を、前記制御電圧に対応せね
ばならない抵抗性素子Ｆ２の抵抗値にしたがつて
線３に存在する制御電圧の値に達するまで予め調
整することを可能にする。

たとえば、線３の制御電圧が０ボルトであつて
設計により０ボルトに対応している抵抗性素子Ｆ
２の抵抗値が600Ωであるとし、1mAのｄ_C電流
がトランジスタTS３により抵抗性素子Ｆ２を通
して流れ600mVの電圧降下を生じるものとすれ
ばポテンシヨメータＰ２は抵抗Ｒ４３によつて形
成される負荷に存在する増幅器Ｍ２の出力電圧を
０ボルト、すなわち線３に存在する制御電圧に等
しくなるように調整されなければならない。

この調整の理由は誤差増幅器として作用する増
幅器Ｍ４に接続された部分の説明に関して後に詳
述する。

抵抗性素子Ｆ１の端子において存在する電圧に
関して、全く同様な作動を行なう部分は、増幅器
Ｍ１、その利得を画定する抵抗Ｒ１１，Ｒ１２，
Ｒ１３，Ｒ８を含むステージを有し、そして抵抗
Ｒ６，Ｒ９，Ｒ１０及びポテンシヨンメータＰ１
からなる回路網を含んでおり、該回路網はＭ１の
出力電圧を調整し、該出力電圧は抵抗Ｒ７により
形成される負荷において存在する。

誤差増幅器Ｍ４に接続されたステージは光放射
ダイオードＤ２の制御用の帰還回路網を形成し、
該光放射ダイオードＤ２は抵抗性素子Ｆ２へ光学
的に結合されており、Ｆ２の抵抗値を決定する。

この部分は増幅器Ｍ４だけではなくそれぞれそ
の利得を定める抵抗Ｒ４３（増幅器Ｍ２を含む部
分の負荷抵抗）およびＲ３５、この部分から送出
される電流を増幅することのできるトランジスタ
TS４、光放射ダイオードＤ２、トランジスタTS
４、およびツエナダイオードＺ４の双方のバイヤ
ス機能を与える抵抗Ｒ３２，Ｒ３３，Ｒ３４の回
路網からなつている。

線３に存在する制御電圧は抵抗Ｒ２２，Ｒ２３
からなる分圧器により増幅器Ｍ４の非反転入力に
供給され、この増幅器は誤差増幅器として抵抗性
素子Ｆ２の正確な値が得られるように光放射ダイ
オードＤ２にバイアス電流を与える。

誤差増幅器Ｍ３、トランジスタTS１、ツエナ
ダイオードＺ１および抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ
４，Ｒ５およびＲ７からなる抵抗回路網に関連す
る部分は光放射ダイオードＤ１に対して全く同様
な態様で作用する。

本発明の目的とする回路の動作を以下図面を参
照して説明する。

線１（第１図）には等化された信号が存在し、
これはセルＬ１，Ｌ２，…Lnからなる遅延線中
を通過する。

第２図の回路がタツプおよび加重回路Ｓ１（第
１図）を表わすというこの具体例についての仮定
にしたがえば、線１に存在する信号は変圧器Ｔ１
の一次側におけるトランジスタTS５，TS６によ
り形成される「エミツタ―ホロワ」部分（第２
図）を通して供給される。

変圧器Ｔ１の二つの二次巻線には一次巻線の信
号Viの構成にそれぞれ等しくかつ同様なＶ１お
よびＶ２が存在し、これらの位相は互いに対向し
ている。

変圧器Ｔ１の二つの二次巻線と抵抗性素子Ｆ１
およびＦ２からなるブリツジ回路網によつて線３
に存在する制御電圧を基準とした加重係数を形成
することができる。

これら二つの抵抗性素子Ｆ１およびＦ２は伝送
等化器の必要に基づいて正負双方の加重係数が得
られるように差動的な態様で制御される。

第２図の回路の出力をなす線２には、前記のよ
うに極めて低い入力インピーダンス（ほぼ零）を
有するものとされた累算増幅器Ａ（第１図）の入
力が結合されている。

このようにして線２上を増幅器Ａに対して伝送
される通常の信号は二つの抵抗性素子Ｆ１および
Ｆ２に関する二つの信号電流の代数和によつて形
成されここで下記の式が明らかに成立する。

I1＝Ｖ１／Ｆ１ I2＝Ｖ２／Ｆ２ (1) 累算増幅器Ａから生じ線８に存在する電圧はし
たがつて下記の式によつて定義される。

Ｖ_u＝｜I1−I2｜RF＝｜Ｖ１／Ｆ１−Ｖ２／Ｆ２｜RF ＝｜Ｖ_ｉ／Ｆ１−Ｖ_ｉ／Ｆ２｜RF＝Ｖ_i｜Ｆ２−Ｆ
１／Ｆ１・Ｆ２｜RF(2) すなわち前記式中においてＶ_uおよびＶ_iの間の
割合によつて示された加重係数は次の式によつて
与えられる。

Ｋ＝｜Ｆ２−Ｆ１／Ｆ１・Ｆ２｜・RF (3) 式中、、抵抗性素子Ｆ１およびＲ２の値が示さ
れており、これらは増幅器Ｍ１，Ｍ２，Ｍ３，Ｍ
４に接続された検査および制御回路によつて制御
される。

抵抗性素子Ｆ１およびＦ２の値はこれら素子Ｆ
１およびＦ２の端部に存在する直流電圧降下に関
して等化される信号（線１から到来する信号）を
阻止する低域通過フイルタ（増幅器Ｍ１について
のＣ１，Ｒ１５およびＲ１６ならびに増幅器Ｍ２
についてのＣ８，Ｒ２９およびＲ３０）をそれぞ
れの入力に備えた増幅器Ｍ１およびＭ２によつて
測定される。

前記のようにトランジスタTS２およびTS３に
より抵抗性素子Ｆ１およびＦ２にそれぞれ供給さ
れる定電流により前記電圧の測定によつて測定時
における抵抗性素子Ｆ１およびＦ２のとる正確な
実効値が得られる。

線３に存在する制御電圧と抵抗性素子Ｆ１およ
びＦ２がそれらの機能を果すためにとらねばなら
ない抵抗値との間の対応性は前記のように増幅器
Ｍ３およびＭ４にそれぞれ結合された二つの誤差
増幅器によつて確保され、これら増幅器は実際に
Ｄ１およびＤ２を通過せねばならない電流を決定
し、したがつて抵抗性素子Ｆ１およびＦ２は所望
の抵抗値をとることができる。

【図面の簡単な説明】

第１図はアナログ形の伝達等化器の概要を示す
図、第２図は本発明の目的である加重回路網の制
御および検査をなすためのタツプ回路の電気的な
構成図を示す。 図中、Ｆ１，Ｆ２……抵抗性素子、Ｄ１，Ｄ２
……光放射ダイオード、Ｍ１，Ｍ２……演算増幅
器、Ｔ……変圧器。

Claims (1)

1. 【特許請求の範囲】 １ アナログ伝送適応等化器のための加重回路で
   あつて、 回路網を含み、該回路網は加重されるべき信号
   を受信する入力と、加重された信号を伝送する出
   力と、そして前記入力と出力との間で並列に接続
   された１対のアームとを有しており、 各アームは抵抗素子を包含しており、該抵抗素
   子の抵抗値は制御信号の値に従つて変化する、 加重回路において、 制御信号はそれぞれの差動制御増幅器へ伝送さ
   れ、該差動制御増幅器の出力は前記抵抗素子に対
   して非電気的態様で作動する様に結合された手段
   を駆動し、差動的な態様にて該抵抗素子の抵抗値
   を変化して、 そして前記抵抗素子は、回路網の入力及び出力
   に交流結合されているが該入力及び出力からは直
   流絶縁されており、且つそれぞれのモニタ増幅器
   に直流結合されているが該モニタ増幅器からは交
   流絶縁されており、該モニタ増幅器の出力はそれ
   ぞれの差動制御増幅器へ伝送されており、 前記モニタ増幅器は、所定の値の直流電流によ
   り設定されるものとして固有の抵抗値の測定値を
   提供し、該直流電流は固有の抵抗素子を介して流
   される、 ことを特徴とするアナログ伝送適応等化器のた
   めの加重回路。 ２ 各モニタ増幅器は差動タイプのものであり、
   そして前記抵抗素子の初期抵抗値は直流オフセツ
   ト電圧を前記モニタ増幅器へ付加することによつ
   て設定される特許請求の範囲第１項記載の加重回
   路。 ３ 前記回路網の入力は加重されるべき信号から
   ２つの信号を送出する手段を含み、該２つの信号
   は大きさは等しいが位相が反対になつており、前
   記送出された信号は前記１対のアームへそれぞれ
   送出される特許請求の範囲第１項または第２項の
   いずれかに記載の加重回路。 ４ 前記抵抗素子が光電抵抗から構成される特許
   請求の範囲第１項記載の回路。 ５ 前記抵抗素子が磁気抵抗から構成される特許
   請求の範囲第１項記載の回路。 ６ 前記抵抗素子がサーミスタから構成される特
   許請求の範囲第１項記載の回路。