JPS62213414A - Semiconductor relay circuit - Google Patents

Semiconductor relay circuit

Info

Publication number
JPS62213414A
JPS62213414A JP61056349A JP5634986A JPS62213414A JP S62213414 A JPS62213414 A JP S62213414A JP 61056349 A JP61056349 A JP 61056349A JP 5634986 A JP5634986 A JP 5634986A JP S62213414 A JPS62213414 A JP S62213414A
Authority
JP
Japan
Prior art keywords
mosfet
voltage
photovoltaic element
output
photovoltaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61056349A
Other languages
Japanese (ja)
Other versions
JPH06101678B2 (en
Inventor
Tomizo Terasawa
富三 寺澤
Minoru Kuroda
稔 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61056349A priority Critical patent/JPH06101678B2/en
Publication of JPS62213414A publication Critical patent/JPS62213414A/en
Publication of JPH06101678B2 publication Critical patent/JPH06101678B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To realize a semiconductor relay subject to high speed switching control by using complementary signals as input signals, using one signal as a gate drive signal of an output MOSFET and employing the other as a gate- source storage charge discharging signal. CONSTITUTION:When an input electric signal is given between input terminals 1 and 2, a photovoltaic element 6 generates a voltage. In this case, a light emitting 5 is not lighted and a photovoltaic element 9 generates no voltage. Thus, the 2nd MOSFET pair 8 is turned off. When a potential across the element 6 gets higher, an output MOSFET 10 is turned on. When the voltage is higher, the voltage exceeds a threshold value of the 1st MOSFET pair 7, the impedance of the 1st MOSFET pair 7 is lowered to discharge the 2nd MOSFET pair 8 and the photovoltaic element 9. When the input signal is lost, the element 5 is lighted and the element 9 generates a voltage to the turn on the 2nd MOSFET pair 8 thereby discharging the stored charge of the output MOSFET 10.

Description

【発明の詳細な説明】 (技術分野) 本発明は、光結合によるアイソレーションを用いた半導
体リレー回路に関するものであり、さらに詳しくは、入
力電気信号に応じてリレー出力端子間を高速度で開閉制
御し得る半導体リレー回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a semiconductor relay circuit using isolation by optical coupling. The present invention relates to a controllable semiconductor relay circuit.

(背景技1な) 従来、第3図に示されるような、フォトカップラとMO
SFETとを組み合わせた半導体リレー回路が提案され
ている。この従来例にあっては、リレー入力端子(1)
、(2)に発光ダイオード(LED)よりなる発光素子
(3)を接続し、この発光素子(3)からの光信号を受
光して、電気信号を発生するフォトダイオードアレイよ
りなる光起電力素子(6)を設けて、いわゆるフォトカ
ップラを構成している。
(Background technique 1) Conventionally, a photocoupler and MO as shown in Fig. 3 have been used.
A semiconductor relay circuit combining SFET has been proposed. In this conventional example, the relay input terminal (1)
, (2) is connected to a light emitting element (3) made of a light emitting diode (LED), and a photovoltaic element made of a photodiode array that receives an optical signal from the light emitting element (3) and generates an electric signal. (6) is provided to constitute a so-called photocoupler.

光起電力素子(6)に発生した電圧は、出力用のMOS
 F ET<10)のゲート・ソース間に印加され、M
OSFET(10)を導通状態とする。これによって、
リレー出力端子(11)、(12)間が導通する。
The voltage generated in the photovoltaic element (6) is transferred to the output MOS
applied between the gate and source of FET<10),
The OSFET (10) is made conductive. by this,
The relay output terminals (11) and (12) are electrically connected.

次に、リレー入力端子(1)、(2)間の入力電圧が除
去されて、発光素子(3)からの光信号が遮断されると
、光起電力素子(6)は電気信号の発生を停止する。光
起電力素子(6)には抵抗器(13)が並列に接続され
ているので、光起電力素子(6)の電荷は抵抗器(13
)を介して放電される。同様に、出力用のM OS F
 E T (10)のゲート・ソース間の蓄積電荷も抵
抗器(13)を介して放電される。これによって、出力
用のMOSFET(10)は非導通状悪となり、リレー
出力端子(11)、(12)の間は遮断状悪となる。
Next, when the input voltage between the relay input terminals (1) and (2) is removed and the optical signal from the light emitting element (3) is blocked, the photovoltaic element (6) stops generating an electrical signal. Stop. Since the resistor (13) is connected in parallel to the photovoltaic element (6), the electric charge of the photovoltaic element (6) is transferred to the resistor (13).
) is discharged through. Similarly, MOS F for output
The accumulated charge between the gate and source of E T (10) is also discharged via the resistor (13). As a result, the output MOSFET (10) becomes non-conductive, and the relay output terminals (11) and (12) become disconnected.

この従来例にあっては、発光素子(3)の発光動作時に
光起電力素子(6)に発生した電流が、出力用のMOS
FET(10)のゲート・ソース間を充電してMOSF
ET(10)を導通状態とするが、放電用の抵抗器(1
3)が接続されているために、全ての電流がゲート・ソ
ース間の充電に用いられるわけではなく、放電用の抵抗
器(13)にも電流が分流される。このため、MOSF
ET(10)のゲート電圧の立ち上がりが遅れる。抵抗
3(13)は、発光素子(3)が発光動作を停止した後
、光起電力素子(6)の¥ft積電荷とMOS F E
T(10)のゲート・ソース間の蓄積電荷とを放電する
ためのものであり、MOS F E T (10)のゲ
ート電圧の降下を促進する役割を有する。したがって、
抵抗器(13)の抵抗値が高ければ、ゲート電圧の立ち
上がりは速くなり、立ち下がりは遅くなる0反対に、抵
抗器(13)の抵抗値が低ければ、ゲート電圧の立ち上
がりは遅くなり、立ち下がりは速くなる。ゲート電圧の
立ち上がりと立ち下がりとを共に速くするためには、抵
抗器(13)の抵抗値がゲート電圧の立ち上がり時には
高抵抗(好ましくは無限大)であって、ゲート電圧の立
ち下がり時には低抵抗(好ましくは0)であることが必
要であり、従来例では、この動1rを実現することはで
きない。
In this conventional example, the current generated in the photovoltaic element (6) during the light emitting operation of the light emitting element (3) is transferred to the output MOS.
Charge between the gate and source of FET (10) to create a MOSF
The ET (10) is made conductive, but the discharge resistor (1
3) is connected, not all of the current is used for charging between the gate and the source, and current is also shunted to the discharging resistor (13). For this reason, MOSF
The rise of the gate voltage of ET (10) is delayed. After the light emitting element (3) stops emitting light, the resistor 3 (13) connects the \ft product charge of the photovoltaic element (6) with the MOS F E
This is for discharging the accumulated charge between the gate and source of MOS FET (10), and has the role of promoting a drop in the gate voltage of MOS FET (10). therefore,
If the resistance value of the resistor (13) is high, the gate voltage will rise quickly and fall slowly.On the other hand, if the resistance value of the resistor (13) is low, the gate voltage will rise slowly and fall slowly. The decline will be faster. In order to speed up both the rise and fall of the gate voltage, the resistance value of the resistor (13) should be high resistance (preferably infinite) when the gate voltage rises, and low resistance when the gate voltage falls. (preferably 0), and in the conventional example, this movement 1r cannot be realized.

(発明の目的) 本発明は、上述のような点に鑑みてなされたものであり
、その目的とするところは、出力MOSFETを高速で
開閉制御し得る半導体リレー回路を実現するにある。
(Object of the Invention) The present invention has been made in view of the above-mentioned points, and its object is to realize a semiconductor relay circuit that can control opening and closing of an output MOSFET at high speed.

(発明の開示) 以下、本発明の構成を図示実施例について説明すると、
第1図に示されるように、入力電気信号により光信号を
発生する第1の発光素子(3)と、前記入力電気信号と
は逆相の信号により光信号を発生する第2の発光素子(
5)と、第1及び第2の発光素子(3)、(5)の光信
号を夫々受光して夫々電気信号を発生する第1及び第2
の光起電力素子(6)、(9)と、第1の光起電力素子
(6)の起電力をゲー1〜・基板間に印加され、ソース
・ドレイン間をり゛レー出力端子(11) 、(12)
とされた出力MOSFET (10)と、第1の光起電
力素子(6)の起電力を閉成制御II雷電圧し、出力M
OSFET(10)よりも高いスレショルド電圧を有す
る略同一特性のエンハンスメント型のM OS F E
T (7a) 、 (7b)を組み合わせて成る第1の
MOSFET対のと、第2の光起電力素子(9)の起電
力を開成制御電圧とする略同−・特性のエンハンスメン
ト型のMOSFET(8a) 、 (8b)を組み合わ
せて成る第2のMOSFET対(8)とを備え、第1及
び第2のMOSFET対の、(8)の一方のM OS 
F ET (7a) 、 (8a)は夫・々第1及び第
2の光起電力素子(6) 、 (9)に並列接続され、
第1及び第2のMOSFET対の、(8)の他方のM 
OS F E T (7b)、(8b)は夫々第2及び
第1の光起電力素子(9)、(6)に並列接続されてい
るものである。
(Disclosure of the Invention) Hereinafter, the configuration of the present invention will be explained with reference to illustrated embodiments.
As shown in FIG. 1, a first light emitting element (3) generates an optical signal in response to an input electrical signal, and a second light emitting element (3) generates an optical signal in response to a signal having a phase opposite to that of the input electrical signal.
5), and first and second light emitting elements (3), which receive the optical signals of the first and second light emitting elements (5), respectively, and generate electric signals, respectively.
The electromotive force of the photovoltaic elements (6), (9) and the first photovoltaic element (6) is applied between the gate 1 and the substrate, and the relay output terminal (11) is applied between the source and drain. ), (12)
The electromotive forces of the output MOSFET (10) and the first photovoltaic element (6) are converted to the closing control II lightning voltage, and the output M
Enhancement type MOSFET with substantially the same characteristics and a higher threshold voltage than OSFET (10)
The first MOSFET pair formed by combining T (7a) and (7b) and the enhancement type MOSFET ( 8a) and a second MOSFET pair (8) consisting of a combination of (8b), one of the first and second MOSFET pairs (8)
FETs (7a) and (8a) are connected in parallel to the first and second photovoltaic elements (6) and (9), respectively;
The other M of (8) of the first and second MOSFET pair
OS FET (7b) and (8b) are connected in parallel to the second and first photovoltaic elements (9) and (6), respectively.

第1図の実施例にあっては、出力MOSFET(10)
としては、エンハンスメン1〜型のNチャンネルMOS
FETが用いられており、基板端子はソース端子と共通
接続されている。この出力MO9F E T (10)
は、オフ状態のときに、トレイン端子がリレーの出力端
子(11)として正電位に、また、ソース端子がリレー
の出力端子(12)として負電位に保たれた状態で使用
され、オン状態のときに、一方の出力端子(11)から
他方の出力端子(12)に向けて電流を流すように動作
する。
In the embodiment of FIG. 1, the output MOSFET (10)
As for Enhancement 1~ type N channel MOS
FET is used, and the substrate terminal is commonly connected to the source terminal. This output MO9FET (10)
is used with the train terminal held at a positive potential as the relay output terminal (11) and the source terminal held at a negative potential as the relay output terminal (12) when in the off state. At times, it operates so that current flows from one output terminal (11) to the other output terminal (12).

発光素子(3)、(5)としては、発光ダイオード(L
ED)が用いられている。第1の発光素子〈3)は、リ
レーの入力端子(1)、(2)に直接的に接続されてお
り、図示された極性の電圧が印加されると、光信号を発
生するようになっている。第2の発光素子(5)は第1
の発光素子(3)とは逆相の信号により光信号を発生す
るものであり、本実施例ではインバータ(4)を用いて
入力電気信号とは逆相の信号を得ている。また、光起電
力素子(6)、(9)としては、フォトダイオードの直
列アレイが用いられており、その起電力は出力M OS
 F E T (10)や、MOSFET対())、(
8)のスレショルド電圧よりも高くなるように設定され
ている。第1の光起電力素子(6)は第1の発光素子(
3)と光結合されており、第2の光起電力素子(9)は
第2の発光素子(5)と光結合されている。第1の光起
電力素子(6)のアノードは、出力M OS F’ E
 T (10)のゲ、−トに接続されており、カソード
は、出力MOSFET(10)のソースに接続されてい
る。
As the light emitting elements (3) and (5), light emitting diodes (L
ED) is used. The first light emitting element (3) is directly connected to the input terminals (1) and (2) of the relay, and generates an optical signal when a voltage of the polarity shown is applied. ing. The second light emitting element (5) is the first light emitting element (5).
The light emitting element (3) generates an optical signal using a signal having a phase opposite to that of the input electric signal, and in this embodiment, an inverter (4) is used to obtain a signal having a phase opposite to the input electrical signal. Further, as the photovoltaic elements (6) and (9), a series array of photodiodes is used, and the electromotive force is output from the output MOS
F E T (10), MOSFET pair ()), (
8) is set higher than the threshold voltage. The first photovoltaic element (6) is a first light emitting element (
3), and the second photovoltaic element (9) is optically coupled to the second light emitting element (5). The anode of the first photovoltaic element (6) has an output M OS F' E
It is connected to the gate of T (10), and its cathode is connected to the source of the output MOSFET (10).

MOSFET対の、(8)は、夫々、略同一特性を有す
るエンハンスメン1〜型のNチャンネルMOSFETを
組み合わせて成り、MOSFET(7a)。
The MOSFET pair (8) is formed by combining N-channel MOSFETs of Enhancement 1 to type having substantially the same characteristics, and is a MOSFET (7a).

(7b)及び(8a) 、 (8b)は夫々の対ごとに
同一のチップ上に形成されている。MOSFET対のの
スレショルド電圧VTHは、出力MO8FET(10)
のスレショルド電圧よりも若干高く設定されている。
(7b), (8a), and (8b) are formed on the same chip for each pair. The threshold voltage VTH of the MOSFET pair is the output MOSFET (10)
is set slightly higher than the threshold voltage.

各MOS F ET(7m)、(7b)、(8a)、(
8b)はソースと基板とを共通接続されている。第1及
び第2のMOSFET対の、<8)f7)各ゲートは第
1及び第2の光起電力素子(6)、(9)のアノードに
夫々接続され、各ソースは第1及び第2の光起電力素子
(6)。
Each MOS FET (7m), (7b), (8a), (
8b), the source and the substrate are commonly connected. Each gate of the first and second MOSFET pair is connected to the anode of the first and second photovoltaic element (6), (9), respectively, and each source of the first and second MOSFET pair is connected to the anode of the first and second photovoltaic element (6), (9), respectively. photovoltaic device (6).

(9)のカソードに夫々接続されている。第1及び第2
のMOSFET対の、(8)4;:おける一方のMOS
 F E T (7a) 、 (8a)のドレインは、
夫々、第1及び第2の光起電力素子(6)、(9)のア
ノードに接続され、他方のMOS F ET(7b)、
(8b)のドレインは、夫々、第2及び第1の光起電力
素子(9)、(6)のアノードに接続されている。
(9) are respectively connected to the cathodes. 1st and 2nd
One of the MOSFET pairs in (8)4;:
The drains of FET (7a) and (8a) are
connected to the anodes of the first and second photovoltaic elements (6) and (9), respectively, and the other MOS FET (7b),
The drains of (8b) are connected to the anodes of the second and first photovoltaic elements (9) and (6), respectively.

以下、本実施例の動作について説明する。リレー入力端
子(1)、(2)間に図示された極性の入力電気信号が
印加されると、第1の発光素子(3)が光信号を放射す
る。この光信号は、第1の光起電力素子(6)に照射さ
れ、光起電力素子(6)は7ノードが正電位、カソード
が負電位となるように電圧を発生する。一方、インバー
タ(4)の出力側には。
The operation of this embodiment will be explained below. When an input electrical signal of the polarity shown is applied between the relay input terminals (1), (2), the first light emitting element (3) emits an optical signal. This optical signal is applied to the first photovoltaic element (6), and the photovoltaic element (6) generates a voltage such that the 7th node is at a positive potential and the cathode is at a negative potential. On the other hand, on the output side of the inverter (4).

入力電気信号とは逆相の信号が発生するので、第2の発
光素子(5)には電圧が印加されず、この発光素子(5
)は光信号を放射しない、したがって、第2の発光素子
(5)と光結合された第2の光起電力素子(9)は電圧
を発生しない、このため、第2の光起電力素子(9)に
ゲート・ソース間を接続された第2のMOSFET対(
8)における各MO9F E T (8a) 、 (8
b)はオフ状態となる。第2のMOSFET対(8)に
おけるMOSFET(8b)がオフ状態であるので、光
起電力素子(6)の両端電圧は急速に上昇する。光起電
力素子(6)の両端電圧が、第1のMOSFET対のに
おけるMOSFET(71I)のスレショルド電圧VT
Rに達すると、MO3F E T (7a)のインピー
ダンスが低下するので、光起電力素子(6)の両端電圧
は、このスレショルド電圧VTHに規制される(第2図
(b)参照)、上述のように、出力MOSFET(10
)のスレショルド電圧は、M OS F ET (7a
)のスレショルド電圧VTHよりも若干低く設定されて
おり、従って、出力MOS F E T (10)ハ導
通状aとなる。第1471M03FET対〈フ)におけ
る他方のM OS F IF、 T (7b)は、前記
一方のMOSFET(7a)と略同一特性を有するもの
であるから、低インピーダンスとなっており、光起電力
素子(9)の蓄積電荷並びに第2のMOSFET対(8
)のゲート・ソース間の蓄積電荷を放電させ、出力M 
OS F E T (10)の蓄積電荷放電用のM O
S F E T <8b)を確実な遮断状態に保つもの
である。
Since a signal with the opposite phase to the input electric signal is generated, no voltage is applied to the second light emitting element (5), and this light emitting element (5)
) does not emit an optical signal, therefore the second photovoltaic element (9) optically coupled with the second light emitting element (5) does not generate a voltage, therefore the second photovoltaic element ( 9), the second MOSFET pair (
Each MO9FET (8a), (8) in 8)
b) is in the off state. Since MOSFET (8b) in the second MOSFET pair (8) is in the off state, the voltage across the photovoltaic element (6) increases rapidly. The voltage across the photovoltaic element (6) is the threshold voltage VT of the MOSFET (71I) in the first MOSFET pair.
When R is reached, the impedance of MO3FET (7a) decreases, so the voltage across the photovoltaic element (6) is regulated to this threshold voltage VTH (see Figure 2(b)). As in, the output MOSFET (10
) is the threshold voltage of MOS FET (7a
) is set slightly lower than the threshold voltage VTH of the output MOS FET (10). The other MOSFET (7b) in the 1471M03FET pair (f) has substantially the same characteristics as the one MOSFET (7a), so it has low impedance and is a photovoltaic element ( 9) and the second MOSFET pair (8).
) to discharge the accumulated charge between the gate and source of the output M
MO for discharging accumulated charge of OS FET (10)
S F E T <8b) is kept in a reliable cutoff state.

次に、リレー入力端子(1)、(2)間の入力電気信号
が除去されると、第1の発光素子(3)の光信号が遮断
される。したがって、第1の光起電力素子(6)は光起
電力の発生を停止する。一方、インバータ(4)の出力
側には、入力電気信号とは逆相の信号が発生するので、
第2の発光索子(5)には電圧が印加され、この発光素
子(5)が光信号を放射する。この光信号は、第2の光
起電力素子(9)に照射され、光起電力素子(9)はア
ノードが正電位、カソードが負電位となるように電圧を
発生する。
Next, when the input electrical signal between the relay input terminals (1) and (2) is removed, the optical signal of the first light emitting element (3) is blocked. Therefore, the first photovoltaic element (6) stops generating photovoltaic force. On the other hand, on the output side of the inverter (4), a signal with the opposite phase to the input electrical signal is generated, so
A voltage is applied to the second light-emitting element (5), and this light-emitting element (5) emits a light signal. This optical signal is applied to the second photovoltaic element (9), and the photovoltaic element (9) generates a voltage such that its anode is at a positive potential and its cathode is at a negative potential.

第1の光起電力素子(6)が光起電力の発生を停止する
と、光起電力素子(6)の両端電圧が低下し始める。こ
の電圧は上述のようにMOSFET(7a)のスレショ
ルド電圧VTHに規制されていたものであるから、直ち
にスレショルド電圧V’l’Hよりも小さい電圧となり
、第1のMOSFET対のにおけるMOSFET(7a
)、(7b)は共に高インピーダンス状態となる。した
がって、光起電力素子(9)の両端電圧は速やかに上昇
する。光起電力素子(9)の両端電圧が、第2のMOS
FET対(8)における一方のMOSFET(8a)の
スレショルド電圧■t+n(=Vt14とする)に達す
ると、MOS F ET(8a)のインピーダンスが低
下するので、光起電力素子(9)の両端電圧は、このス
レショルド電圧VTHに規制される(第2図(c)参照
)、第1のMOSFET対(8)における他方のM O
S F E T (8b)は、前記一方のM OS F
 E T (8m)と略同一特性を存するものであるか
ら、低インピーダンスとなっており、光起電力素子(6
)のM櫃電荷並びに第1の出力MOSFET(10)の
ゲート・ソース間の蓄積電荷を放電させ、第1の出力M
OSFET(10)を確実な遮断状態に保つものである
When the first photovoltaic element (6) stops generating photovoltaic force, the voltage across the photovoltaic element (6) begins to decrease. Since this voltage is regulated by the threshold voltage VTH of the MOSFET (7a) as described above, it immediately becomes a voltage smaller than the threshold voltage V'l'H, and the voltage of the MOSFET (7a) in the first MOSFET pair immediately becomes smaller than the threshold voltage V'l'H.
) and (7b) are both in a high impedance state. Therefore, the voltage across the photovoltaic element (9) quickly increases. The voltage across the photovoltaic element (9) is
When the threshold voltage of one MOSFET (8a) in the FET pair (8) reaches ■t+n (=Vt14), the impedance of the MOSFET (8a) decreases, so the voltage across the photovoltaic element (9) decreases. is regulated by this threshold voltage VTH (see Figure 2(c)), the other MOSFET in the first MOSFET pair (8)
S F E T (8b) is one of the M OS F
Since it has almost the same characteristics as E T (8 m), it has low impedance and is similar to the photovoltaic element (6 m).
) and the accumulated charge between the gate and source of the first output MOSFET (10) are discharged, and the first output MOSFET (10) is discharged.
This is to keep the OSFET (10) in a reliable cutoff state.

したがって、リレー入力端子(1)、(2)に第2図(
、)に示すような入力電気信号が印加されると、出力M
 OS F E T (10)は第2図(d)に示すよ
うに、入力電気信号に応じて開閉制御されるものである
Therefore, the relay input terminals (1) and (2) shown in Figure 2 (
, ) is applied, the output M
As shown in FIG. 2(d), the OS FET (10) is controlled to open and close according to an input electric signal.

しかも、第1の光起電力素子(6)の両端電圧がスレシ
ョルド電圧VTHに達するまでの間は、この電圧上昇を
妨げるインピーダンスは実質的に存在しないから、出力
MOSFET(10)のゲート・ソース間電圧の立上り
は急速に行なわれるものである。
Moreover, until the voltage across the first photovoltaic element (6) reaches the threshold voltage VTH, there is virtually no impedance that prevents this voltage increase. The voltage rises quickly.

また、第2の光起電力素子(9)により、出力MOSF
ET(10)のゲート・ソース間の蓄積電荷を放電させ
るためのMOSFET(8b)を閉成制御するようにな
っているので、出力MOSFET(10)のゲート・ソ
ース間電圧の立ち下がりも急速に行なわれるものである
。これによって、高速のrmr?(制御を行うことがで
きるものである。なお、MO3F E T <7a) 
、 (8a)は光起電力素子(6)、(9)の両端電圧
をスレショルド電圧7丁Hに規制することにより、一方
の光起電力素子(6)(又は(9))が光起電力の発生
を停止すると、電荷放電用のMOSFET(7b)(又
は(8b))が直ちにオフするようにしているものであ
り、入力電気信号が反転した直後に、電荷放電用のMO
S F ET(7b)(又は(8b))が光起電力素子
(9)(又は(6))の・両端電圧の上昇を妨げること
を防止しているものである。
In addition, the second photovoltaic element (9) allows the output MOSF
Since the MOSFET (8b) for discharging the accumulated charge between the gate and source of ET (10) is controlled to close, the voltage between the gate and source of the output MOSFET (10) also falls rapidly. It is done. This allows high-speed rmr? (It is something that can be controlled. In addition, MO3F E T <7a)
In (8a), by regulating the voltage across the photovoltaic elements (6) and (9) to a threshold voltage of 7 H, one photovoltaic element (6) (or (9)) generates a photovoltaic voltage. When the generation of the charge discharging MOSFET (7b) (or (8b)) is stopped, the charge discharging MOSFET (7b) (or (8b)) is immediately turned off.
This prevents the S FET (7b) (or (8b)) from interfering with the increase in the voltage across the photovoltaic element (9) (or (6)).

なお、実施例ではインバータ(4)を用いて入力電気信
号とは逆相の信号を得ているが、2個のLEDを逆並列
接続し、印加電圧の極性を反転させることにより、2f
l!JのLEDを交互に点灯させるように構成しても構
わない。
In the example, an inverter (4) is used to obtain a signal with a phase opposite to the input electric signal, but by connecting two LEDs in antiparallel and reversing the polarity of the applied voltage, 2f
l! The configuration may be such that the LEDs of J are lit alternately.

また、出力MOSFET(10)としては、エンハンス
メント型のNチャンネルMOSFETを用いる場合につ
いて説明したが、デプリーション型のMOSFETや、
Pチャンネル(7,1M03FETを用いても横わない
In addition, as the output MOSFET (10), although an enhancement type N-channel MOSFET was used, a depletion type MOSFET,
Even if P channel (7,1M03FET is used), it will not be flat.

(Q明の効果) 上述のように、本発明にあっては、出力MOSFETの
制m電圧を4える第1の光起電力素子の両端電圧が第1
のMOSFET対のスレショルド電圧に達するまでの間
は、この電圧上ガを妨げるインピーダンスは実質的に存
在しないから、出力MOSFETのゲート・ソース間電
圧の立上りが急速に行なわれるという効果があり、また
、第2の光起電力素子により、出力MOSFETのゲー
ト・ソース間の蓄積電荷を放電させるためのMO3r?
ETを開成制御するようになっているので、出力MO8
FETのゲート・ソース間電圧の立ち下がりも急速に行
なわれるものであり、これによって、出力MOSFET
を高速で開閉制御し得る半導体リレー回路を実現するこ
とができるという効果がある。
(Effect of Q light) As described above, in the present invention, the voltage across the first photovoltaic element that increases the limiting voltage of the output MOSFET by 4 is the first
Until the threshold voltage of the MOSFET pair is reached, there is virtually no impedance that prevents this voltage from rising, which has the effect that the gate-source voltage of the output MOSFET rises rapidly. MO3r? for discharging the accumulated charge between the gate and source of the output MOSFET by the second photovoltaic element.
Since the opening of ET is controlled, the output MO8
The voltage between the gate and source of the FET also falls rapidly, which causes the output MOSFET to
This has the effect of realizing a semiconductor relay circuit that can control opening and closing at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に1系る半導体リレー回路の
回路図、第2図は同上の動作説明図、第3図は従来例の
回路図である。 (3)、(5)は発光素子、(6) 、 (9)は光起
電力素子、の、(8)はMOSFET対、(10)は出
力MO8FETである。
FIG. 1 is a circuit diagram of a semiconductor relay circuit according to one embodiment of the present invention, FIG. 2 is an explanatory diagram of the same operation, and FIG. 3 is a circuit diagram of a conventional example. (3) and (5) are light emitting elements, (6) and (9) are photovoltaic elements, (8) is a MOSFET pair, and (10) is an output MO8FET.

Claims (1)

【特許請求の範囲】[Claims] (1)入力電気信号により光信号を発生する第1の発光
素子と、前記入力電気信号とは逆相の信号により光信号
を発生する第2の発光素子と、第1及び第2の発光素子
の光信号を夫々受光して夫々電気信号を発生する第1及
び第2の光起電力素子と、第1の光起電力素子の起電力
をゲート・基板間に印加され、ソース・ドレイン間をリ
レー出力端子とされた出力MOSFETと、第1の光起
電力素子の起電力を閉成制御電圧とし、出力MOSFE
Tよりも高いスレショルド電圧を有する略同一特性のエ
ンハンスメント型のMOSFETを組み合わせて成る第
1のMOSFET対と、第2の光起電力素子の起電力を
閉成制御電圧とする略同一特性のエンハンスメント型の
MOSFETを組み合わせて成る第2のMOSFET対
とを備え、第1及び第2のMOSFET対の一方のMO
SFETは夫々第1及び第2の光起電力素子に並列接続
され、第1及び第2のMOSFET対の他方のMOSF
ETは夫々第2及び第1の光起電力素子に並列接続され
ていることを特徴とする半導体リレー回路。
(1) A first light emitting element that generates an optical signal in response to an input electrical signal, a second light emitting element that generates an optical signal in response to a signal that is in opposite phase to the input electrical signal, and first and second light emitting elements. The electromotive force of the first photovoltaic element is applied between the gate and the substrate, and the electromotive force of the first photovoltaic element is applied between the gate and the substrate, and the electromotive force of the first photovoltaic element is applied between the gate and the substrate. The output MOSFET used as a relay output terminal and the electromotive force of the first photovoltaic element are used as the closing control voltage, and the output MOSFET
A first MOSFET pair consisting of a combination of enhancement type MOSFETs having substantially the same characteristics and having a threshold voltage higher than T, and an enhancement type MOSFET having substantially the same characteristics whose closing control voltage is the electromotive force of the second photovoltaic element. a second MOSFET pair consisting of a combination of MOSFETs; one MOSFET of the first and second MOSFET pairs;
The SFETs are connected in parallel to the first and second photovoltaic elements, respectively, and the other MOSFET of the first and second MOSFET pairs
A semiconductor relay circuit characterized in that ET is connected in parallel to the second and first photovoltaic elements, respectively.
JP61056349A 1986-03-14 1986-03-14 Semiconductor relay circuit Expired - Lifetime JPH06101678B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61056349A JPH06101678B2 (en) 1986-03-14 1986-03-14 Semiconductor relay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61056349A JPH06101678B2 (en) 1986-03-14 1986-03-14 Semiconductor relay circuit

Publications (2)

Publication Number Publication Date
JPS62213414A true JPS62213414A (en) 1987-09-19
JPH06101678B2 JPH06101678B2 (en) 1994-12-12

Family

ID=13024752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61056349A Expired - Lifetime JPH06101678B2 (en) 1986-03-14 1986-03-14 Semiconductor relay circuit

Country Status (1)

Country Link
JP (1) JPH06101678B2 (en)

Also Published As

Publication number Publication date
JPH06101678B2 (en) 1994-12-12

Similar Documents

Publication Publication Date Title
US4419586A (en) Solid-state relay and regulator
JPH0161264B2 (en)
JPH02303074A (en) Photocoupler device
JPH01111383A (en) Photocoupler
JP2555887B2 (en) Transfer type solid state relay
CA1123064A (en) Optically coupled field effect transistor switch
JPS62213414A (en) Semiconductor relay circuit
JPS63153916A (en) Semiconductor switching circuit
JPS632422A (en) Solid-state relay
JP2740435B2 (en) Solid state relay
JPS62213413A (en) Semiconductor relay circuit
JP2694808B2 (en) Solid state relay
JPH0478211B2 (en)
JPH10308529A (en) Semiconductor relay
JP2743874B2 (en) Solid state relay
JP2002026710A (en) Switching circuit, relay circuit and its drive method
JP2757438B2 (en) Optically coupled relay circuit
JP2003249676A (en) Optically coupled semiconductor relay device
JPS6319912A (en) Semiconductor relay circuit
JPS63236411A (en) Solid-state relay
JPH04324713A (en) Optical coupling type relay circuit
JPS62195918A (en) Semiconductor relay circuit
JPH04271515A (en) Solid-state relay
JPH0479172B2 (en)
JPH02100417A (en) Optical mos relay