JPH04271515A - Solid-state relay - Google Patents
Solid-state relayInfo
- Publication number
- JPH04271515A JPH04271515A JP3053937A JP5393791A JPH04271515A JP H04271515 A JPH04271515 A JP H04271515A JP 3053937 A JP3053937 A JP 3053937A JP 5393791 A JP5393791 A JP 5393791A JP H04271515 A JPH04271515 A JP H04271515A
- Authority
- JP
- Japan
- Prior art keywords
- anode
- cathode
- thyristor
- diode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000007787 solid Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 12
- 230000005669 field effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、入力信号を発光ダイオ
ードで光信号に変換し、発光ダイオードと光結合された
光起電力ダイオードアレーで光信号を電気信号に変換し
、その電気信号によって出力用の電界効果型トランジス
タを駆動させ、出力接点信号を得るようにした光結合を
用いたソリッドステートリレーに利用する。[Industrial Application Field] The present invention converts an input signal into an optical signal using a light emitting diode, converts the optical signal into an electrical signal using a photovoltaic diode array optically coupled with the light emitting diode, and outputs the electrical signal. It is used in solid-state relays that use optical coupling to drive field-effect transistors and obtain output contact signals.
【0002】0002
【従来の技術】図5は従来のソリッドステートリレーの
一例を示す回路図である。入力端子 1−1a 間に印
加された電圧により、発光ダイオード2が点灯し、この
発光した光によりホトダイオード10を従続接続した光
起電力素子3に起電力が発生する。そして、サイリスタ
6の両端が、それぞれダイオード4および5を介して光
起電力素子3の両端に接続される。さらに、光起電力素
子3のアノードとダイオード4のアノードの接続点にサ
イリスタ6のN極ゲート6a が接続され、光起電力素
子3のカソードとダイオード5のカソードとの接続点に
サイリスタ6のP極ゲート6b が接続される。そして
、サイリスタ6のアノードとカソードとが、それぞれ二
つ用いられているエンハンスメント形のNMOSFET
(電界効果型トランジスタ)7のゲート電極7a およ
びバックゲート電極(ここではソース電極)7b に接
続される。これにより、光起電力素子3に起電力が発生
すると、NMOSFET7が「オン」状態となり、NM
OSFET7のドレイン7c にそれぞれ接続された出
力端子 8−8a 間の負荷が閉じられる。2. Description of the Related Art FIG. 5 is a circuit diagram showing an example of a conventional solid state relay. The light-emitting diode 2 lights up due to the voltage applied between the input terminals 1-1a, and the emitted light generates an electromotive force in the photovoltaic element 3 to which the photodiode 10 is cascade-connected. Both ends of the thyristor 6 are connected to both ends of the photovoltaic element 3 via diodes 4 and 5, respectively. Furthermore, the N-pole gate 6a of the thyristor 6 is connected to the connection point between the anode of the photovoltaic element 3 and the anode of the diode 4, and the P gate of the thyristor 6 is connected to the connection point between the cathode of the photovoltaic element 3 and the cathode of the diode 5. Pole gate 6b is connected. The thyristor 6 has two anodes and two cathodes each, each of which is an enhancement type NMOSFET.
It is connected to the gate electrode 7a and back gate electrode (source electrode here) 7b of (field effect transistor) 7. As a result, when an electromotive force is generated in the photovoltaic element 3, the NMOSFET 7 is turned on, and the NM
The load between the output terminals 8-8a connected to the drain 7c of the OSFET 7 is closed.
【0003】この従来のソリッドステートリレーは、発
光ダイオード2が点灯した状態でサイリスタ6は「オフ
」状態であり、抵抗値が極めて高く、光起電力素子3で
発生した起電力による電荷はダイオード4および5を通
って出力用のNMOSFET7のゲート7a にただち
に印加される。In this conventional solid state relay, when the light emitting diode 2 is lit, the thyristor 6 is in the "off" state, and the resistance value is extremely high, and the electric charge due to the electromotive force generated in the photovoltaic element 3 is transferred to the diode 4. and 5, and is immediately applied to the gate 7a of the output NMOSFET 7.
【0004】次に、入力端子 1−1a 間に印加され
ていた電圧が無くなり、発光ダイオード2が消灯した場
合、光起電力素子3の発生電圧は無くなるが、ダイオー
ド4および5ならびにサイリスタ6により出力用のNM
OSFET7のゲート電圧は、そのまま保たれている。
この状態で光起電力素子3では自己放電により電圧が低
下する。この電圧低下により、まずダイオード4および
5が「オフ」状態になる。このためサイリスタ6のN極
ゲート6a およびP極ゲート6b のインピーダンス
がきわめて高くなり、極くわずかな電流でサイリスタが
「オン」するようになる。さらに電圧が低下するとN極
ゲート6a あるいはP極ゲート6b が順方向にバイ
アスされる。
ゲートの感度がきわめて高いため、光起電力素子3のわ
ずかな自己放電電流でサイリスタ6は「オン」する。Next, when the voltage applied between the input terminals 1 and 1a disappears and the light emitting diode 2 turns off, the voltage generated by the photovoltaic element 3 disappears, but the output voltage is generated by the diodes 4 and 5 and the thyristor 6. NM for
The gate voltage of OSFET7 is maintained as it is. In this state, the voltage of the photovoltaic element 3 decreases due to self-discharge. This voltage drop initially causes diodes 4 and 5 to be in the "off" state. Therefore, the impedance of the N-pole gate 6a and the P-pole gate 6b of the thyristor 6 becomes extremely high, and the thyristor is turned on with an extremely small amount of current. When the voltage further decreases, the N-pole gate 6a or the P-pole gate 6b is biased in the forward direction. Since the sensitivity of the gate is extremely high, the thyristor 6 is turned on by a slight self-discharge current of the photovoltaic element 3.
【0005】サイリスタ6は自己保持特性を持つため、
一度「オン」すると、アノード−カソード間の電位が1
V程度に下がるまで「オン」状態を保つ。このため、出
力用のNMOSFET7のゲート7a に蓄積された電
荷はサイリスタ6を通って速やかに放電されNMOSF
ET7は「オフ」する。Since the thyristor 6 has a self-holding characteristic,
Once turned on, the potential between the anode and cathode is 1
It remains "on" until the voltage drops to about V. Therefore, the charge accumulated in the gate 7a of the output NMOSFET 7 is quickly discharged through the thyristor 6, and the NMOSFET 7 is quickly discharged.
ET7 is "off".
【0006】[0006]
【発明が解決しようとする課題】前述した従来のソリッ
ドステートリレーは、給電回路の電源スイッチ素子とし
て用いた場合、スイッチが「オフ」した際の電源切替時
にノイズが発生する欠点がある。SUMMARY OF THE INVENTION When the conventional solid state relay described above is used as a power switch element in a power supply circuit, it has the disadvantage that noise is generated during power switching when the switch is turned "off."
【0007】図6はかかる従来のソリッドステートリレ
ーにおける動特性を示す入力信号波形図および出力信号
波形図である。従来のソリッドステートリレーの「オン
」時間は、発光ダイオードの入力電流およびホトダイオ
ードの受光面積に比例して動作時間が変わるが、「オフ
」時間に関しては、NMOSFETのゲートに蓄積され
た電荷を放電回路としてのサイリスタの「オン」状態が
すばやく低抵抗となるため、入力電流に左右されず高速
に「オフ」動作する。図6は、入力電流10mAにおけ
る 100Vの負荷を開閉したもので、「オン」時間
300μsec 、「オフ」時間10μsec と動作
時間が異なり、電源切替えに使用した場合、「オフ」動
作が高速となるため、ノイズが発生する。FIG. 6 is an input signal waveform diagram and an output signal waveform diagram showing the dynamic characteristics of such a conventional solid state relay. The "on" time of a conventional solid-state relay varies in proportion to the input current of the light emitting diode and the photodiode's photosensitive area, but the "off" time depends on the discharge circuit that discharges the charge accumulated at the gate of the NMOSFET. Since the thyristor's "on" state quickly becomes low resistance, it can turn "off" quickly regardless of the input current. Figure 6 shows a 100V load switching at an input current of 10mA, and the “on” time
The operation time is 300 μsec, and the "off" time is 10 μsec, and when used for power switching, the "off" operation is fast and noise is generated.
【0008】本発明の目的は、前記の欠点を除去するこ
とにより、電流切替時における「オフ」動作を緩やかに
し、ノイズ発生を防止できるソリッドステートリレーを
提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a solid-state relay that eliminates the above-mentioned drawbacks, slows down the "off" operation during current switching, and prevents noise generation.
【0009】[0009]
【課題を解決するための手段】本発明は、 発光素子
と、この発光素子からの光により起電力を発生するホト
ダイオードの従続接続から構成された光起電力素子と、
アノードが前記光起電力素子のアノードに接続された第
一のダイオードと、カソードが前記光起電力素子のカソ
ードに接続された第二のダイオードと、前記第一のダイ
オードのアノードおよびカソードにそれぞれN極ゲート
およびアノードが接続され前記第二のダイオードのカソ
ードおよびアノードにそれぞれP極ゲートおよびカソー
ドが接続されたサイリスタと、このサイリスタのアノー
ドおよびカソードにそれぞれゲートおよびバックゲート
が接続され前記光起電力素子から発生する電圧をゲート
に受けて導通状態になる電界効果型トランジスタとを含
むソリッドステートリレーにおいて、前記サイリスタの
カソードと前記第二のダイオードのアノード間に接続さ
れた第一の抵抗を含むことを特徴とする。また、本発明
は前記光起電力素子のアノードと前記第一のダイオード
のアノード間に接続された第二の抵抗を含むことができ
る。また、本発明は、第一および第二の抵抗は多結晶シ
リコン抵抗であることが好ましい。また、本発明は、多
結晶シリコンから構成された前記第一およびまたは第二
の抵抗は、前記光起電力素子上に形成されることが好ま
しい。[Means for Solving the Problems] The present invention provides a photovoltaic device composed of a light emitting device and a cascade connection of a photodiode that generates an electromotive force using light from the light emitting device;
a first diode whose anode is connected to the anode of the photovoltaic element; a second diode whose cathode is connected to the cathode of the photovoltaic element; a thyristor having a polar gate and an anode connected to each other and a polar gate and a cathode connected to the cathode and anode of the second diode, respectively; and the photovoltaic element having a gate and a back gate connected to the anode and cathode of the thyristor, respectively. a field-effect transistor that becomes conductive upon receiving a voltage generated by the thyristor at its gate; Features. Further, the present invention may include a second resistor connected between the anode of the photovoltaic element and the anode of the first diode. Further, in the present invention, it is preferable that the first and second resistors are polycrystalline silicon resistors. Further, in the present invention, it is preferable that the first and/or second resistors made of polycrystalline silicon are formed on the photovoltaic element.
【0010】0010
【作用】放電回路であるサイリスタのカソードと第二の
ダイオードのアノード間には第一の抵抗が接続されるの
で、サイリスタの立ち上がり動作が緩やかになり、結果
としてNMOSFETのゲートに蓄積された電荷の放電
時間が長くなり、「オフ」動作が緩やかになり「オフ」
時間が長くなる。[Operation] Since the first resistor is connected between the cathode of the thyristor, which is a discharge circuit, and the anode of the second diode, the rising operation of the thyristor becomes gradual, and as a result, the charge accumulated at the gate of the NMOSFET is reduced. The discharge time becomes longer and the "off" operation becomes more gradual and the "off"
It takes longer.
【0011】また、光起電力素子のアノードと第一のダ
イオードのアノードとの間に第二の抵抗を接続すること
で、光起電力素子からの電流が制御され、NMOSFE
Tのオン動作が制御され、「オン」時間を制御できる。[0011] Furthermore, by connecting a second resistor between the anode of the photovoltaic element and the anode of the first diode, the current from the photovoltaic element is controlled, and the NMOSFE
The on operation of the T is controlled and the "on" time can be controlled.
【0012】すなわち、第一の抵抗または第一および第
二の抵抗の挿入により、スイッチの「オフ」時間および
「オン」時間を制御し、特に「オフ」時間を長くし、電
流切替時のノイズの影響を防止することが可能となる。That is, by inserting a first resistor or a first and a second resistor, one can control the "off" and "on" times of the switch, in particular increasing the "off" time and reducing noise when switching currents. This makes it possible to prevent the effects of
【0013】さらに、第一および第二の抵抗として多結
晶シリコン抵抗を用い、光起電力素子上に形成すること
により、チップ面積を増加させることなく、本発明のソ
リッドステートリレーを実現することができる。Furthermore, by using polycrystalline silicon resistors as the first and second resistors and forming them on the photovoltaic element, the solid state relay of the present invention can be realized without increasing the chip area. can.
【0014】[0014]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments Hereinafter, embodiments of the present invention will be described with reference to the drawings.
【0015】図1は本発明の第一実施例を示す回路図で
ある。本第一実施例は、入力端 1−1a 間に接続さ
れた発光素子2と、この発光素子2からの光により起電
力を発生するホトダイオード10の従続接続から構成さ
れた光起電力素子3と、アノードが光起電力素子3のア
ノードに接続された第一のダイオード4と、カソードが
光起電力素子3のカソードに接続された第二のダイオー
ド5と、ダイオード4のアノードおよびカソードにそれ
ぞれN極ゲート6a およびアノードが接続されダイオ
ード5のカソードおよびアノードにそれぞれP極ゲート
6b およびカソードが接続されたサイリスタ6と、こ
のサイリスタ6のアノードおよびカソードにそれぞれゲ
ート7a およびバックゲート(ここではソース)7b
が接続され、ドレイン7c がそれぞれ出力端子8お
よび8a に接続され、光起電力素子3から発生する電
圧をゲートに受けて導通状態になる電界効果型トランジ
スタとしての二つのNMOSFET7とを含むソリッド
ステートリレーにおいて、FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In the first embodiment, a photovoltaic element 3 is constructed of a light emitting element 2 connected between input terminals 1-1a, and a photodiode 10 which generates an electromotive force by the light from the light emitting element 2. , a first diode 4 whose anode is connected to the anode of the photovoltaic element 3, a second diode 5 whose cathode is connected to the cathode of the photovoltaic element 3, and an anode and a cathode of the diode 4, respectively. A thyristor 6 has an N-pole gate 6a and an anode connected to it, and a P-pole gate 6b and a cathode connected to the cathode and anode of the diode 5, respectively, and a gate 7a and a back gate (source here) to the anode and cathode of the thyristor 6, respectively. 7b
A solid state relay including two NMOSFETs 7 as field-effect transistors, each having a drain 7c connected to each output terminal 8 and 8a, and becoming conductive upon receiving a voltage generated from the photovoltaic element 3 at its gate. In,
【0016】本発明の特徴とするところの、サイリスタ
6のカソードとダイオード5のアノード間に接続された
2MΩの多結晶シリコン抵抗からなる第一の抵抗9a
を含んでいる。The present invention is characterized by a first resistor 9a made of a 2MΩ polycrystalline silicon resistor connected between the cathode of the thyristor 6 and the anode of the diode 5.
Contains.
【0017】次に、図2を用いて本第一実施例の動作に
ついて説明する。図2は本第一実施例における動特性を
示す入力信号波形図および出力信号波形図である。入力
端子1−1a 間に入力電流を流すと発光ダイオード2
が発光し、この光を光起電力素子3が受けて電圧を発生
する。この電圧はエンハンスメント型のNMOSFET
7のゲート7a −バックゲート7b 間に印加され、
NMOSFET7のドレイン電極7c 間を 300μ
sec の「オン」時間で出力端子 8−8a 間の負
荷を閉じる、図5の従来例と同様な動作をする。Next, the operation of the first embodiment will be explained using FIG. FIG. 2 is an input signal waveform diagram and an output signal waveform diagram showing dynamic characteristics in the first embodiment. When input current is passed between input terminals 1 and 1a, light emitting diode 2
emits light, and the photovoltaic element 3 receives this light and generates a voltage. This voltage is an enhancement type NMOSFET.
7 between the gate 7a and the back gate 7b,
300μ between the drain electrodes 7c of NMOSFET 7
The operation is similar to the conventional example shown in FIG. 5, which closes the load between the output terminals 8 and 8a for an "on" time of sec.
【0018】次に、入力端子 1−1a 間の入力電流
を切ると、発光ダイオード2の発光が止まり、光起電力
素子3の電圧が低下して、放電動作としてサイリスタ6
が「オン」状態となり、NMOSFET7のゲートに蓄
積された電荷を放電させる。このとき、2MΩのポリシ
リコン抵抗9a を通し、放電時間を遅らせることでN
MOSFET7を 300μsec の「オフ」時間で
「オフ」動作をさせることが可能になる。Next, when the input current between the input terminals 1-1a is cut off, the light emitting diode 2 stops emitting light, the voltage of the photovoltaic element 3 decreases, and the thyristor 6 is activated as a discharge operation.
becomes “on” and discharges the charge accumulated in the gate of NMOSFET 7. At this time, by passing the 2MΩ polysilicon resistor 9a and delaying the discharge time, N
It becomes possible to operate the MOSFET 7 "off" with an "off" time of 300 μsec.
【0019】また、2MΩの多結晶シリコン抵抗からな
る抵抗9a を半導体のチップ上に形成する場合、チッ
プ面積の増加が危惧されるが、多結晶シリコン抵抗は光
を透過する性質を持っていることから、ホトダイオード
アレーである光起電力素子3上に形成することができ、
チップ面積の増加を防ぐことができる。Furthermore, if the resistor 9a made of a 2MΩ polycrystalline silicon resistor is formed on a semiconductor chip, there is a concern that the chip area will increase; however, since the polycrystalline silicon resistor has the property of transmitting light, , can be formed on the photovoltaic element 3 which is a photodiode array,
It is possible to prevent an increase in chip area.
【0020】図3は図1の回路で点線で囲んで示した、
ホトダイオードアレーと放電回路とを1チップ化した例
を示すチップ模式的平面図である。このチップは出力用
のNMOSFET7のゲート7a −バックゲート7b
間に接続される配線用パッド11、12および13、
放電回路としてのダイオード4および5ならびにサイリ
スタ6が配置され、抵抗9a は光起電力素子3上に形
成されている。FIG. 3 shows the circuit shown in FIG. 1 surrounded by dotted lines.
FIG. 2 is a schematic plan view of a chip showing an example in which a photodiode array and a discharge circuit are integrated into one chip. This chip has gate 7a - back gate 7b of NMOSFET 7 for output.
Wiring pads 11, 12 and 13 connected between
Diodes 4 and 5 and a thyristor 6 are arranged as discharge circuits, and a resistor 9a is formed on the photovoltaic element 3.
【0021】図4は本発明の第二実施例を示す回路図で
ある。図1の第一実施例において、本発明の特徴とする
ところの、光起電力素子3のアノードとダイオード4の
アノード間に、多結晶シリコン抵抗からなる第二の抵抗
9b を接続したものである。ここで抵抗9b は、抵
抗9a と同様に光起電力素子3上に形成される。FIG. 4 is a circuit diagram showing a second embodiment of the present invention. In the first embodiment shown in FIG. 1, a second resistor 9b made of a polycrystalline silicon resistor is connected between the anode of the photovoltaic element 3 and the anode of the diode 4, which is a feature of the present invention. . Here, the resistor 9b is formed on the photovoltaic element 3 similarly to the resistor 9a.
【0022】本第二実施例は、光起電力素子3で発生し
た電流を抵抗9b で制御することで、ソリッドステー
トリレーの「オン」時間を遅らせることが可能である。In the second embodiment, by controlling the current generated by the photovoltaic element 3 using the resistor 9b, it is possible to delay the "on" time of the solid state relay.
【0023】[0023]
【発明の効果】以上説明したように、本発明は、例えば
多結晶シリコン抵抗を放電回路のサイリスタに直列接続
することで、リレーの「オフ」動作時間を遅らせること
ができ、電源切替用のノイズの影響を受けやすい装置に
適用することができる緩やかな動作が可能なソリッドス
テートリレーを実現できる効果がある。また、多結晶シ
リコン抵抗を光起電力素子上に形成することでチップの
面積の増大を防ぐことができる効果がある。As explained above, the present invention can delay the "off" operation time of the relay by connecting a polycrystalline silicon resistor in series with the thyristor of the discharge circuit, thereby reducing noise caused by power switching. This has the effect of realizing a solid-state relay that can operate slowly and can be applied to devices that are susceptible to the effects of Furthermore, forming a polycrystalline silicon resistor on the photovoltaic element has the effect of preventing an increase in the area of the chip.
【図1】 本発明の第一実施例を示す回路図。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】 その入力信号波形および出力信号波形図。FIG. 2 is a diagram of the input signal waveform and output signal waveform.
【図3】 そのチップの要部を示す模式的平面図。FIG. 3 is a schematic plan view showing the main parts of the chip.
【図4】 本発明の第二実施例を示す回路図。FIG. 4 is a circuit diagram showing a second embodiment of the present invention.
【図5】 従来例を示す回路図。FIG. 5 is a circuit diagram showing a conventional example.
【図6】 その入力信号および出力信号波形図。FIG. 6 is an input signal and output signal waveform diagram.
1、1a 入力端子
2 発光ダイオード
3 光起電力素子
4、5 ダイオード
6 サイリスタ
6a N極ゲート
6b P極ゲート
7 NMOSFET
7a ゲート電極
7b バックゲート電極(ソース電極)7c
ドレイン電極
8、8a 出力端子
9a 、9b 抵抗(多結晶シリコン抵抗)1
0 ホトダイオード
11、12、13 配線用パッド14 チ
ップ1, 1a Input terminal 2 Light emitting diode 3 Photovoltaic element 4, 5 Diode 6 Thyristor 6a N-pole gate 6b P-pole gate 7 NMOSFET 7a Gate electrode 7b Back gate electrode (source electrode) 7c
Drain electrodes 8, 8a Output terminals 9a, 9b Resistor (polycrystalline silicon resistance) 1
0 Photodiode 11, 12, 13 Wiring pad 14 Chip
Claims (4)
より起電力を発生するホトダイオードの従続接続から構
成された光起電力素子と、アノードが前記光起電力素子
のアノードに接続された第一のダイオードと、カソード
が前記光起電力素子のカソードに接続された第二のダイ
オードと、前記第一のダイオードのアノードおよびカソ
ードにそれぞれN極ゲートおよびアノードが接続され前
記第二のダイオードのカソードおよびアノードにそれぞ
れP極ゲートおよびカソードが接続されたサイリスタと
、このサイリスタのアノードおよびカソードにそれぞれ
ゲートおよびバックゲートが接続され前記光起電力素子
から発生する電圧をゲートに受けて導通状態になる電界
効果型トランジスタとを含むソリッドステートリレーに
おいて、前記サイリスタのカソードと前記第二のダイオ
ードのアノード間に接続された第一の抵抗を含むことを
特徴とするソリッドステートリレー。1. A photovoltaic device comprising a light emitting device and a photodiode that generates an electromotive force by light emitted from the light emitting device, and a photovoltaic device having an anode connected to the anode of the photovoltaic device. a second diode whose cathode is connected to the cathode of the photovoltaic element; and a N-pole gate and an anode connected to the anode and cathode of the first diode, respectively, and the cathode of the second diode. and a thyristor having a P-pole gate and a cathode connected to its anode, respectively, and an electric field whose gate and back gate are connected to the anode and cathode of the thyristor, respectively, and which becomes conductive when the gate receives the voltage generated from the photovoltaic element. effect type transistor, the solid state relay comprising a first resistor connected between the cathode of the thyristor and the anode of the second diode.
一のダイオードのアノード間に接続された第二の抵抗を
含む請求項1に記載のソリッドステートリレー。2. The solid state relay according to claim 1, further comprising a second resistor connected between the anode of the photovoltaic element and the anode of the first diode.
リコン抵抗である請求項1または請求項2に記載のソリ
ッドステートリレー。3. The solid state relay according to claim 1, wherein the first and second resistors are polycrystalline silicon resistors.
一およびまたは第二の抵抗は、前記光起電力素子上に形
成された請求項3に記載のソリッドステートリレー。4. The solid state relay according to claim 3, wherein the first and/or second resistors made of polycrystalline silicon are formed on the photovoltaic element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3053937A JPH04271515A (en) | 1991-02-26 | 1991-02-26 | Solid-state relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3053937A JPH04271515A (en) | 1991-02-26 | 1991-02-26 | Solid-state relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04271515A true JPH04271515A (en) | 1992-09-28 |
Family
ID=12956655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3053937A Pending JPH04271515A (en) | 1991-02-26 | 1991-02-26 | Solid-state relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04271515A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS632422A (en) * | 1986-06-21 | 1988-01-07 | Nec Corp | Solid-state relay |
JPS6346781A (en) * | 1986-08-14 | 1988-02-27 | Omron Tateisi Electronics Co | Monolithic photodiode array with resistor |
JPH01264311A (en) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | Power output circuit |
JPH01302856A (en) * | 1988-05-31 | 1989-12-06 | Kyocera Corp | Optoelectric transducer device |
JPH0254616A (en) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | Switching circuit |
JPH0440013A (en) * | 1990-06-05 | 1992-02-10 | Nec Corp | Solid-state relay |
-
1991
- 1991-02-26 JP JP3053937A patent/JPH04271515A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS632422A (en) * | 1986-06-21 | 1988-01-07 | Nec Corp | Solid-state relay |
JPS6346781A (en) * | 1986-08-14 | 1988-02-27 | Omron Tateisi Electronics Co | Monolithic photodiode array with resistor |
JPH01264311A (en) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | Power output circuit |
JPH01302856A (en) * | 1988-05-31 | 1989-12-06 | Kyocera Corp | Optoelectric transducer device |
JPH0254616A (en) * | 1988-08-19 | 1990-02-23 | Hitachi Ltd | Switching circuit |
JPH0440013A (en) * | 1990-06-05 | 1992-02-10 | Nec Corp | Solid-state relay |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4303831A (en) | Optically triggered linear bilateral switch | |
WO1983000746A1 (en) | Solid-state relay and regulator | |
JPS62261219A (en) | Solid-state relay | |
US5105090A (en) | Semiconductor device with a photodetector switching device | |
KR950000320B1 (en) | Semiconductor relay circuit using photovoltaic diodes | |
JPH0322487A (en) | Transfer type solid-state relay | |
US5847593A (en) | Voltage discharge circuit for a photovoltaic power source | |
JPH04271515A (en) | Solid-state relay | |
JP2521663B2 (en) | Semiconductor relay circuit | |
JP3837372B2 (en) | Semiconductor relay | |
JP2010067663A (en) | Relay circuit | |
JPH05268042A (en) | Solid-state relay | |
JPH06181431A (en) | Solid-state relay | |
JP2743874B2 (en) | Solid state relay | |
JPH06177736A (en) | Solid-state relay | |
JP3637749B2 (en) | Semiconductor relay | |
JPH10308529A (en) | Semiconductor relay | |
JP2694808B2 (en) | Solid state relay | |
JPH05243949A (en) | Solid state relay | |
JP3086833B2 (en) | Optically coupled semiconductor relay | |
JP2740426B2 (en) | Semiconductor relay | |
JPH0478211B2 (en) | ||
EP1152532A2 (en) | Mos-gated photo-coupled relay having a reduced turn-on time | |
JPH01129528A (en) | Optical coupling type relay circuit | |
JP2002026710A (en) | Switching circuit, relay circuit and its drive method |