JPH06181431A - Solid-state relay - Google Patents

Solid-state relay

Info

Publication number
JPH06181431A
JPH06181431A JP43A JP33264292A JPH06181431A JP H06181431 A JPH06181431 A JP H06181431A JP 43 A JP43 A JP 43A JP 33264292 A JP33264292 A JP 33264292A JP H06181431 A JPH06181431 A JP H06181431A
Authority
JP
Japan
Prior art keywords
thyristor
gate
diode array
state relay
photovoltaic diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP43A
Other languages
Japanese (ja)
Other versions
JPH07107975B2 (en
Inventor
Shinichi Tanisako
伸一 谷迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4332642A priority Critical patent/JPH07107975B2/en
Publication of JPH06181431A publication Critical patent/JPH06181431A/en
Publication of JPH07107975B2 publication Critical patent/JPH07107975B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To attain a snap action at switching and to drive a high frequency MOSFET with a low input capacitance. CONSTITUTION:When a thyristor 5 discharges a charge of a gate of a MOSFET 9, photo transistors (TRs) 6,7 are connected to an N channel gate 12A and a P channel gate 12B of the thyristor 5. Furthermore, a leakage element 8 is provided between the N-channel gate 12A and the P channel gate 12B of the thyristor 5. When an electronic force is generated in a photovoltaic diode array 4 by the photo TRs 6,7 and the leakage element 8, a leakage is caused in the leakage element 8, a sensing current is controlled and the operation of the thyristor 5 is controlled to be released independently of the potential difference between photovoltaic diode array 4 and a gate of the MOSFET 9, then the high frequency MOSFET9 with a low capacitance between the gate and the source is driven.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は発光ダイオードや光起電
力ダイオードアレイによる光結合を用いたソリッドステ
ートリレーに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid state relay using optical coupling by a light emitting diode or a photovoltaic diode array.

【0002】[0002]

【従来の技術】従来のソリッドステートリレーは、出力
段MOSトランジスタを駆動するにあたり、各種の回路
が用いられている。
2. Description of the Related Art In a conventional solid state relay, various circuits are used to drive an output stage MOS transistor.

【0003】図7は従来の一例を示すソリッドステート
リレーの回路図である。図7に示すように、かかるソリ
ッドステートリレーは入力端子1,2間に接続された発
光ダイオード3と、これに光結合された光起電力ダイオ
ードアレイ4と、この光起電力ダイオードアレイ4に並
列接続された抵抗18及びnチャンネルのエンハンスメ
ント型電界効果トランジスタ(MOSFET)9とを有
し、ドレイン電極およびソース電極に出力端子10,1
1を接続して構成されている。かかるソリッドステート
リレーにおいて、入力端子1,2間に入力電流が流れる
と、光起電力ダイオードアレイ4の両端に光起電圧が発
生する。この発生した電圧をMOSFET9のゲート・
基板間に印加することにより、MOSFET9のソース
・ドレイン電極に接続された出力端子10,11間がオ
フ状態からオン状態に変化する。すなわち、このソリッ
ドステートリレーは機械的な可動部分(スイッチ)を持
たずに、電気機械的なリレーと同じ作用をすることにな
る。ここで、抵抗18はMOSFET9のゲート・基板
間の静電容量に蓄積された電荷を放電させる働きを有す
る。もし、この抵抗18が存在しないと、上記の回路例
で入力端子1,2が切れたときに、出力端子10,11
間をオフ状態に戻すことができなくなる。
FIG. 7 is a circuit diagram of a solid state relay showing a conventional example. As shown in FIG. 7, such a solid-state relay includes a light emitting diode 3 connected between input terminals 1 and 2, a photovoltaic diode array 4 optically coupled to the light emitting diode 3, and a photovoltaic diode array 4 connected in parallel with the photovoltaic diode array 4. It has a resistor 18 and an n-channel enhancement-type field effect transistor (MOSFET) 9 connected to each other, and output terminals 10 and 1 are provided to a drain electrode and a source electrode.
1 is connected. In such a solid state relay, when an input current flows between the input terminals 1 and 2, a photovoltaic voltage is generated across the photovoltaic diode array 4. This generated voltage is applied to the gate of MOSFET 9
By applying the voltage across the substrates, the state between the output terminals 10 and 11 connected to the source / drain electrodes of the MOSFET 9 changes from the off state to the on state. That is, this solid-state relay does not have a mechanically movable part (switch) and has the same function as an electromechanical relay. Here, the resistor 18 has a function of discharging the electric charge accumulated in the electrostatic capacitance between the gate and the substrate of the MOSFET 9. If the resistor 18 does not exist, when the input terminals 1 and 2 are disconnected in the above circuit example, the output terminals 10 and 11 are disconnected.
It becomes impossible to return to the OFF state.

【0004】図8は従来の他の例を示すソリッドステー
トリレーの回路図である。図8に示すように、このリレ
ー回路は図7における回路のオン・オフ動作速度を改良
したものであり、発光ダイオード3,光起電力ダイオー
ドアレイ4,MOSFET9を有する他に、前述した抵
抗18に代えてダイオード19,PNPトランジスタ2
0および抵抗21を備えている。
FIG. 8 is a circuit diagram of another conventional solid-state relay. As shown in FIG. 8, this relay circuit improves the on / off operation speed of the circuit in FIG. 7, and includes a light emitting diode 3, a photovoltaic diode array 4, and a MOSFET 9, and the resistor 18 described above. Instead of diode 19, PNP transistor 2
0 and a resistor 21.

【0005】このリレー回路において、入力端子1,2
間に入力電流が流れると、発光ダイオード3より光信号
を発生するので、光起電力ダイオードアレイ4の両端に
起電力が発生する。この光起電力に基づく電流はダイオ
ード19を介してMOSFET9のゲートに流れ、ゲー
ト・基板間を充電する。また、この充電電流により、ダ
イオード19は順方向の電圧降下を生じるので、PNP
トランジスタ20のベース・エミッタ間は逆バイアスに
なる。従って、トランジスタ20はオフ状態を保つ。一
方、抵抗21は非常に高いインピーダンス、例えば5M
Ωを有する。この抵抗21で定まる高入力インピーダン
ス回路へ光起電力ダイオードアレイ4の光電流が与えら
れるので、非常に高速の応答が実現される。
In this relay circuit, the input terminals 1 and 2 are
When an input current flows in the meantime, an optical signal is generated from the light emitting diode 3, so an electromotive force is generated at both ends of the photovoltaic diode array 4. A current based on this photoelectromotive force flows through the diode 19 to the gate of the MOSFET 9 and charges between the gate and the substrate. Further, due to this charging current, the diode 19 causes a voltage drop in the forward direction.
The base and emitter of the transistor 20 are reverse biased. Therefore, the transistor 20 remains off. On the other hand, the resistor 21 has a very high impedance, for example, 5M.
Has Ω. Since the photocurrent of the photovoltaic diode array 4 is applied to the high input impedance circuit defined by the resistor 21, a very high speed response is realized.

【0006】次に、入力電流が遮断されると、光起電力
ダイオードアレイ4の出力電圧がゲート電圧より低い値
(約0.6V)まで低下したとき、トランジスタ20が
オン状態となる。これにより、MOSFET9のゲート
・基板間の電荷がかなり急速に放電されるので、MOS
FET9は急速にオフ状態となる。
Next, when the input current is cut off, the transistor 20 is turned on when the output voltage of the photovoltaic diode array 4 drops to a value lower than the gate voltage (about 0.6 V). As a result, the charge between the gate and the substrate of the MOSFET 9 is discharged fairly rapidly, so that the MOS
The FET 9 is rapidly turned off.

【0007】図9は従来の別の例を示すソリッドステー
トリレーの回路図である。図9に示すように、このリレ
ー回路は前述した図8の高抵抗21によるチップ面積の
無駄を除くために、能動素子のみで構成した例である。
すなわち、サイリスタ5とダイオード22,23を設
け、サイリスタ5のスイッチング特性を利用してMOS
FET9を制御する。
FIG. 9 is a circuit diagram of another conventional solid-state relay. As shown in FIG. 9, this relay circuit is an example configured by only active elements in order to eliminate waste of the chip area due to the high resistance 21 of FIG. 8 described above.
That is, the thyristor 5 and the diodes 22 and 23 are provided, and the switching characteristics of the thyristor 5 are used to make the MOS.
Control the FET 9.

【0008】まず、入力端子1,2間に入力電流が流れ
ると、前述した例と同様に、光起電力ダイオードアレイ
4の両端に起電力が発生する。これにより、充電電流が
ダイオード22を流れるので、順方向の電圧降下が生じ
る。このため、サイリスタ5のN極ゲート12Aが逆バ
イアスされるため、サイリスタ5はオフ状態を保つ。こ
のように、光起電力ダイオードアレイ4からの電流がダ
イオード22,23のアノード側からカソード側に流れ
るため、サイリスタ5のN極ゲート12AおよびP極ゲ
ート12Bのいずれも強く逆バイアスされる。従って、
外部からのノイズに対しても十分安定しているので、誤
動作してサイリスタ5がオンすることはない。この状態
で光起電力ダイオードアレイ4に発生した電圧により、
ダイオード22,23を介してMOSFET9のゲート
・基板間に充電電流が流れるため、MOSFET9の電
流通電電極であるドレイン,ソース電極に接続された出
力端子10,11間がオフ状態からオン状態になる。
First, when an input current flows between the input terminals 1 and 2, electromotive force is generated at both ends of the photovoltaic diode array 4, as in the above-mentioned example. As a result, the charging current flows through the diode 22, so that a forward voltage drop occurs. Therefore, the N-pole gate 12A of the thyristor 5 is reverse-biased, so that the thyristor 5 remains off. Since the current from the photovoltaic diode array 4 flows from the anode side to the cathode side of the diodes 22 and 23 in this manner, both the N-pole gate 12A and the P-pole gate 12B of the thyristor 5 are strongly reverse biased. Therefore,
The thyristor 5 does not turn on by malfunction because it is sufficiently stable against external noise. By the voltage generated in the photovoltaic diode array 4 in this state,
Since a charging current flows between the gate and the substrate of the MOSFET 9 via the diodes 22 and 23, the output terminals 10 and 11 connected to the drain and source electrodes, which are the current-carrying electrodes of the MOSFET 9, are switched from the off state to the on state.

【0009】次に、入力電流が遮断されると、光起電力
ダイオードアレイ4の電圧が低下し始めるため、ダイオ
ード22,23は逆バイアスされるので、非導通状態と
なる。一方、MOSFET9のゲート電圧は変らないた
め、光起電力ダイオードアレイ4との電位差は減少す
る。この電位差が約1.2Vになった時点で、サイリス
タ5のN極ゲート12AおよびP極ゲート12Bが順方
向にバイアスされ、サイリスタ5がオンする。このた
め、MOSFET9の電流通電電極に接続された出力端
子10,11間がオン状態からオフ状態になる。
Next, when the input current is cut off, the voltage of the photovoltaic diode array 4 begins to drop, so that the diodes 22 and 23 are reverse biased and are brought into a non-conducting state. On the other hand, since the gate voltage of the MOSFET 9 does not change, the potential difference with the photovoltaic diode array 4 decreases. When this potential difference reaches about 1.2 V, the N-pole gate 12A and the P-pole gate 12B of the thyristor 5 are forward biased and the thyristor 5 is turned on. Therefore, the output terminals 10 and 11 connected to the current-carrying electrodes of the MOSFET 9 are switched from the ON state to the OFF state.

【0010】図10は従来のまた別の例を示すソリッド
ステートリレーの回路図である。図10に示すように、
このリレー回路は前述した図9の回路におけるダイオー
ド22,23をNPNフォトトランジスタ24,25に
置き変えた回路であり、ダイオード22のアノードをフ
ォトトランジスタ24のコレクタに、カソードをエミッ
タに置き変えて接続してある。これらのフォトトランジ
スタ24,25のベースには、光起電力ダイオードアレ
イ4と同様に、発光ダイオード3の光が照射される構造
である。またこの回路の動作は図9と同様に動作するの
で、説明を省略する。尚、かかる回路例としては、例え
ば特開昭63−2422号公報に記載されている。
FIG. 10 is a circuit diagram of a conventional solid state relay showing another example. As shown in FIG.
This relay circuit is a circuit in which the diodes 22 and 23 in the circuit of FIG. 9 described above are replaced with NPN phototransistors 24 and 25, and the anode of the diode 22 is replaced with the collector of the phototransistor 24 and the cathode is connected with the emitter. I am doing it. Similar to the photovoltaic diode array 4, the bases of these phototransistors 24 and 25 have a structure in which the light of the light emitting diode 3 is irradiated. The operation of this circuit operates in the same manner as in FIG. An example of such a circuit is described in, for example, Japanese Patent Laid-Open No. 63-2422.

【0011】[0011]

【発明が解決しようとする課題】上述した従来のソリッ
ドステートリレーは、ある程度の改良がなされたことに
より実用化されているが、以下に述べるようなさまざま
な欠点がある。
The above-mentioned conventional solid-state relay has been put into practical use by making some improvements, but it has various drawbacks as described below.

【0012】まず、図7や図8に示す回路は図9や図1
0のリレー回路により、かなり動作特性が改善されてい
る。しかしながら、図9や図10に示す構成例におい
て、入力端子間に電流を流してオン状態にするとき、光
起電力ダイオードアレイで発生した起電力による電荷が
ダイオードを通って出力用MOSFETのゲートに直ち
に印加されるので、リレー動作をさせるために要する最
低の入力電流(感動電流:Ion)が極めて敏感とな
る。すなわち、数μAの電流で出力用MOSFETがオ
ン状態になってしまう。かかるソリッドステートリレー
では、リレーにおける出力側のオン・オフのスナップア
クション動作が得られず、ノイズに対しても敏感となる
ので、誤動作を起こしやすいという欠点がある。
First, the circuits shown in FIG. 7 and FIG.
With the relay circuit of 0, the operating characteristics are improved considerably. However, in the configuration example shown in FIG. 9 or FIG. 10, when a current is applied between the input terminals to turn it on, the electric charge generated by the electromotive force generated in the photovoltaic diode array passes through the diodes to the gate of the output MOSFET. Since the voltage is applied immediately, the minimum input current (sensing current: Ion) required to operate the relay becomes extremely sensitive. That is, the output MOSFET is turned on with a current of several μA. In such a solid state relay, on / off snap action operation on the output side of the relay cannot be obtained, and the solid state relay is sensitive to noise.

【0013】次に、図9や図10のソリッドステートリ
レーにおける放電回路は、光起電力ダイオードアレイの
アノード・カソード間電圧V1 とサイリスタのアノード
・カソード間電圧V2 とがV2 >V1 の関係になった時
に動作する。しかしながら、発光ダイオードが消灯して
光起電力ダイオードアレイのV1 電圧が下がり始めたと
き、高周波用MOSFETは入力容量が小さい(Ciss
=10pF程度)ため、V2 >V1 の条件が成立しな
い。すなわち、放電回路は動作しないまま、徐々にMO
SFETがオフする。従って、MOSFETのスイッチ
ング動作速度が大幅に遅くなるという欠点がある本発明
の第1の目的は、かかる感動電流値を容易に設定するこ
とができ、オン・オフのスナップアクション動作を実現
するとともに誤動作を防止することのできるソリッドス
テートリレーを提供することにある。
[0013] Next, FIG. 9 discharge circuit in solid-state relay in and FIG. 10, the anode-cathode voltage V 1 and the anode-cathode of the thyristor voltage V 2 and the V 2 of the photovoltaic diode array> V 1 It works when it comes to the relationship. However, when the light emitting diode is turned off and the V1 voltage of the photovoltaic diode array starts to drop, the high frequency MOSFET has a small input capacitance (C iss
= About 10 pF), the condition of V2> V1 is not satisfied. That is, the discharge circuit is not operated and the MO is gradually increased.
The SFET turns off. Therefore, the first object of the present invention is that the switching operation speed of the MOSFET is significantly slowed down. The first object of the present invention is to easily set such a moving current value, thereby realizing an on / off snap action operation and a malfunction. It is to provide a solid state relay capable of preventing the above.

【0014】また、本発明の第2の目的は、低入力容量
のMOSFETを用いることができ、スイッチング速度
の速いソリッドステートリレーを提供することにある。
A second object of the present invention is to provide a solid state relay which can use a MOSFET having a low input capacitance and has a high switching speed.

【0015】[0015]

【課題を解決するための手段】本発明のソリッドステー
トリレーは、入力端子間に接続された半導体発光素子
と、前記半導体発光素子からの光により起電力を発生す
る光起電力ダイオードアレイと、前記光起電力ダイオー
ドアレイの両端にアノード電極およびカソード電極を対
応して並列接続するとともにN極ゲートおよびP極ゲー
トを備えたサイリスタと、前記光起電力ダイオードアレ
イから発生する電圧をゲートに印加することにより導通
状態になる電界効果型トランジスタと、前記サイリスタ
の前記N極ゲートおよび前記光起電力ダイオードアレイ
の前記アノード電極間に接続した第1のフォトトランジ
スタと、前記サイリスタの前記P極ゲートおよび前記光
起電力ダイオードアレイの前記カソード電極間に接続し
た第2のフォトトランジスタと、前記サイリスタの前記
N極ゲートおよび前記P極ゲート間に接続したリーク素
子とを有して構成される。
A solid state relay according to the present invention comprises a semiconductor light emitting device connected between input terminals, a photovoltaic diode array for generating electromotive force by light from the semiconductor light emitting device, and A thyristor having an anode electrode and a cathode electrode connected in parallel to both ends of the photovoltaic diode array and having an N-pole gate and a P-pole gate; and applying a voltage generated from the photovoltaic diode array to the gate. A field effect transistor that is rendered conductive by the first phototransistor, a first phototransistor connected between the N-pole gate of the thyristor and the anode electrode of the photovoltaic diode array, the P-pole gate of the thyristor, and the phototransistor. A second phototransistor connected between the cathode electrodes of the electromotive force diode array. And register configured to have a leakage element connected between the N-pole gate and the P-pole gate of the thyristor.

【0016】[0016]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0017】図1は本発明の一実施例を示すソリッドス
テートリレーの回路図である。図1に示すように、本実
施例は発光ダイオード3,光起電力ダイオードアレイ
4,サイリスタ5,エンハンスメント型MOSFET9
を従来例(図9)と同様に備える他に、サイリスタ5の
N極ゲート12A,P極ゲート12Bに接続されたフォ
トトランジスタ6,7と、これらのゲート間に接続され
たリーク素子8とを有している。尚、従来例(図9)の
ダイオード22,23は不要になる。
FIG. 1 is a circuit diagram of a solid state relay showing an embodiment of the present invention. As shown in FIG. 1, this embodiment uses a light emitting diode 3, a photovoltaic diode array 4, a thyristor 5, and an enhancement type MOSFET 9.
In addition to the same as in the conventional example (FIG. 9), the phototransistors 6 and 7 connected to the N-pole gate 12A and the P-pole gate 12B of the thyristor 5 and the leak element 8 connected between these gates are provided. Have The diodes 22 and 23 of the conventional example (FIG. 9) are unnecessary.

【0018】かかるリレー回路において、入力端子1,
2間に印加された電圧により発光ダイオード3が点灯す
ると、この発生した光により光起電力ダイオードアレイ
4に起電力が発生する。そして、サイリスタ5の両端に
光起電力ダイオードアレイ4の両端が接続されており、
また光起電力ダイオードアレイ4のアノードとサイリス
タ5のアノードとの接続点にNPNフォトトランジスタ
6のコレクタが接続され且つ光起電力ダイオードアレイ
4のカソードとサイリスタ5のカソードとの接続点にN
PNフォトトランジスタ7のエミッタが接続されてい
る。しかも、サイリスタ5のN極ゲート12AにNPN
フォトトランジスタ6のエミッタが接続され、サイリス
タ5のP極ゲート12BにNPNフォトトランジスタ7
のコレクタが接続される。更に、サイリスタ5のN極ゲ
ート12AとP極ゲート12Bの間にリーク素子8が接
続されている。そして、サイリスタ5のアノードおよび
カソードがそれぞれnチャンネルのエンハンスメント型
MOSFET9のゲート電極a及びソース電極bに接続
されている。従って、MOSFET9がオンすると、ド
レイン電極cとソース電極bに接続された出力端子1
0,11を介して負荷回路が閉じられる。
In such a relay circuit, the input terminals 1,
When the light emitting diode 3 is turned on by the voltage applied between the two, the generated light causes an electromotive force in the photovoltaic diode array 4. Both ends of the photovoltaic diode array 4 are connected to both ends of the thyristor 5,
The collector of the NPN phototransistor 6 is connected to the connection point between the anode of the photovoltaic diode array 4 and the anode of the thyristor 5, and N is connected to the connection point between the cathode of the photovoltaic diode array 4 and the cathode of the thyristor 5.
The emitter of the PN phototransistor 7 is connected. Moreover, the NPN is connected to the N-pole gate 12A of the thyristor 5.
The emitter of the phototransistor 6 is connected, and the P-pole gate 12B of the thyristor 5 is connected to the NPN phototransistor 7
The collector of is connected. Further, the leak element 8 is connected between the N-pole gate 12A and the P-pole gate 12B of the thyristor 5. The anode and cathode of the thyristor 5 are connected to the gate electrode a and the source electrode b of the n-channel enhancement type MOSFET 9, respectively. Therefore, when the MOSFET 9 is turned on, the output terminal 1 connected to the drain electrode c and the source electrode b
The load circuit is closed via 0 and 11.

【0019】図2は図1におけるMOSFETの電圧特
性図である。図2に示すように、ここではMOSFET
9のゲート電圧とドレイン電圧特性を示し、まず時刻t
0 において入力端子1,2間の発光ダイオード3に信号
電圧が入力されると、この時同時にNPNフォトダイオ
ード6,7も発光ダイオード3からの光によりオン状態
になり、サイリスタ5のN極ゲート12AおよびP極ゲ
ート12Bがそれぞれサイリスタ5のアノードおよびカ
ソードとショート状態となるので、サイリスタ5がオフ
状態に保たれる。この状態で光起電力ダイオードアレイ
4に発生した電圧により、MOSFET9のゲート電極
aに充電電流が流れ始める。
FIG. 2 is a voltage characteristic diagram of the MOSFET in FIG. As shown in FIG. 2, here, a MOSFET is used.
9 shows the gate voltage and drain voltage characteristics, and at time t
When a signal voltage is input to the light emitting diode 3 between the input terminals 1 and 2 at 0 , the NPN photodiodes 6 and 7 are simultaneously turned on by the light from the light emitting diode 3 at this time, and the N-pole gate 12A of the thyristor 5 is turned on. Since the P pole gate 12B and the P pole gate 12B are short-circuited with the anode and the cathode of the thyristor 5, respectively, the thyristor 5 is maintained in the OFF state. In this state, the voltage generated in the photovoltaic diode array 4 causes the charging current to start flowing in the gate electrode a of the MOSFET 9.

【0020】次に、時刻t1 において、特性13Aに示
すように、MOSFET9のゲート電圧VG がしきい値
THに達すると、MOSFET9がオンする。以後はミ
ラー効果によりゲート電圧VG はほぼ一定電圧に保持さ
れ、特性13Bに示すように、MOSFET9のドレイ
ン電圧VD は低下し始める。
Next, at time t 1 , as shown in the characteristic 13A, when the gate voltage VG of the MOSFET 9 reaches the threshold value V TH , the MOSFET 9 is turned on. After that, the gate voltage V G is held at a substantially constant voltage due to the Miller effect, and the drain voltage V D of the MOSFET 9 starts to decrease as shown in the characteristic 13B.

【0021】続いて、時刻t2 においてドレイン電圧V
D がオン電圧まで低下すると、再びゲート電圧VG が上
昇を開始する。この入力時の動作においては、サイリス
タ5のN極ゲート12AとP極ゲート12B間に接続さ
れたリーフ素子8により光起電力ダイオードアレイ4か
らの光電流を分岐させることにより、入力電流(感動電
流:Ion)を制御することができるので、スナップアク
ション動作が可能となる。
Subsequently, at time t2, the drain voltage V
When D drops to the ON voltage, the gate voltage VG starts to rise again. In the operation at the time of this input, by branching the photocurrent from the photovoltaic diode array 4 by the leaf element 8 connected between the N-pole gate 12A and the P-pole gate 12B of the thyristor 5, the input current (sensing current) : I on ), the snap action operation is possible.

【0022】次に、発光ダイオード3が時刻t3 でオフ
すると、NPNフォトトランジスタ6,7はオフ状態と
なるので、サイリスタ5のN極ゲート12AおよびP極
ゲート12Bは高インピーダンス状態になり、光起電力
ダイオードアレイ4及びサイリスタ5のアノード,カソ
ードとは電気的に遮断され、サイリスタ5の感度が非常
に高くなっている。この状態において、サイリスタ5の
アノード,カソード間に印加されているMOSFET9
のゲート電圧VG 及び光起電力ダイオードアレイ4の残
存電圧により、サイリスタ5にリーク電流が流れるの
で、サイリスタ5がオンしてMOSFET9のゲート容
量に保持している電荷を放電し、ゲート電圧VG が降下
し始める。
Next, when the light emitting diode 3 is turned off at the time t 3 , the NPN phototransistors 6 and 7 are turned off, so that the N-pole gate 12A and the P-pole gate 12B of the thyristor 5 are set to a high impedance state and the light is turned on. The anode and cathode of the electromotive force diode array 4 and the thyristor 5 are electrically cut off, and the sensitivity of the thyristor 5 is very high. In this state, the MOSFET 9 applied between the anode and cathode of the thyristor 5
Since a leak current flows through the thyristor 5 due to the gate voltage V G of the gate voltage V G and the residual voltage of the photovoltaic diode array 4, the thyristor 5 is turned on to discharge the electric charge held in the gate capacitance of the MOSFET 9, and the gate voltage V G Begins to fall.

【0023】次に、時刻t4 でゲート電圧VG がしきい
値VTHに達すると、MOSFET9はオフし始め、上述
したようにミラー効果によりドレイン電圧がVD =VDD
となるまで、ゲート電圧VG は同一の値を維持する。そ
の後はゲート電圧VG が低下し、MOSFET9をオフ
させ、時刻t5 に達する。
Next, when the gate voltage V G reaches the threshold value V TH at time t 4 , the MOSFET 9 starts to turn off, and the drain voltage is V D = V DD due to the Miller effect as described above.
The gate voltage V G maintains the same value until After that, the gate voltage V G decreases, the MOSFET 9 is turned off, and time t 5 is reached.

【0024】かかるMOSFET9のオフ時の動作の中
で、サイリスタ5のN極ゲート12AおよびP極ゲート
12B間に接続されたリーク素子8はサイリスタ5のリ
ークを増加させ、サイリスタ5をオンし易くさせる機能
を有する。また、図1に示すソリッドステートリレーで
構成する回路は、前述した従来例の図9に示すソリッド
ステートリレーで構成する回路と比較して、サイリスタ
5の動作は光起電力ダイオードアレイ4とMOSFET
9のゲートとの間の電位差に関係なくオフ動作するの
で、高周波用MOSFETの入力容量の小さいものを駆
動することが可能である。
In the off-time operation of the MOSFET 9, the leak element 8 connected between the N-pole gate 12A and the P-pole gate 12B of the thyristor 5 increases the leak of the thyristor 5 and makes it easier to turn on the thyristor 5. Have a function. Further, the circuit composed of the solid state relay shown in FIG. 1 is operated by the thyristor 5 in comparison with the circuit composed of the solid state relay shown in FIG.
Since the off operation is performed irrespective of the potential difference between the gate and the gate of 9, the high frequency MOSFET having a small input capacitance can be driven.

【0025】図3は図1におけるソリッドステートリレ
ーのスイッチング特性図である。図3に示すように、こ
こでは、入力端子からの入力電流に対する出力端子の負
荷電流を示す。その場合、実線で示す特性14Aが本実
施例の特性であり、点線で示す特性14Bがリーク素子
8を挿入しないときの特性である。このように、本実施
例によれば、ノイズのような入力に対しては、リーク素
子8があるため、負荷電流として表われない。
FIG. 3 is a switching characteristic diagram of the solid state relay shown in FIG. As shown in FIG. 3, here, the load current of the output terminal with respect to the input current from the input terminal is shown. In that case, the characteristic 14A shown by the solid line is the characteristic of the present embodiment, and the characteristic 14B shown by the dotted line is the characteristic when the leak element 8 is not inserted. As described above, according to the present embodiment, the leak element 8 does not appear as a load current for an input such as noise.

【0026】図4は本発明の第2の実施例を示すソリッ
ドステートリレーの回路図である。図4に示すように、
本実施例は前述した第1の実施例におけるリーク素子8
にダイオード15を用いた例である。この場合、サイリ
スタ5のN極ゲート12Aにダイオード15のカソード
電極を接続し且つサイリスタ5のP極ゲート12Bにダ
イオード15のアノード電極を接続する。その他の発光
ダイオード3乃至フォトトランジスタ7およびMOSF
ET9は前述した第1の実施例とまったく同様である。
FIG. 4 is a circuit diagram of a solid state relay showing a second embodiment of the present invention. As shown in FIG.
This embodiment is the leak element 8 in the first embodiment described above.
This is an example in which the diode 15 is used for. In this case, the cathode electrode of the diode 15 is connected to the N-pole gate 12A of the thyristor 5 and the anode electrode of the diode 15 is connected to the P-pole gate 12B of the thyristor 5. Other light emitting diode 3 to phototransistor 7 and MOSF
ET9 is exactly the same as that of the first embodiment described above.

【0027】図5は本発明の第3の実施例を示すソリッ
ドステートリレーの回路図である。図5に示すように、
本実施例は前述した第1の実施例におけるリーク素子8
に数ΜΩ相当の抵抗16を用いた例である。本実施例は
サイリスタ5のN極ゲート12AとP極ゲート12Bと
の間に高抵抗を接続した回路構成であり、第1の実施例
と同様の特性が得られる。
FIG. 5 is a circuit diagram of a solid state relay showing a third embodiment of the present invention. As shown in FIG.
This embodiment is the leak element 8 in the first embodiment described above.
This is an example in which a resistor 16 equivalent to several μΩ is used. This embodiment has a circuit configuration in which a high resistance is connected between the N-pole gate 12A and the P-pole gate 12B of the thyristor 5, and the same characteristics as those of the first embodiment can be obtained.

【0028】図6は本発明の第4の実施例を示すソリッ
ドステートリレーの回路図である。図6に示すように、
本実施例は前述した第1の実施例におけるリーク素子8
にNPNフォトトランジスタ6,7と同様のNPNフォ
トトランジスタ17を用いた例である。この場合はサイ
リスタ5のN極ゲート12Aにフォトトランジスタ17
のエミッタ電極が接続され且つサイリスタ5のP極ゲー
ト12Bにコレクタ電極が接続されたNPNフォトトラ
ンジスタ17を用いた回路構成である。特に、本実施例
ではフォトトランジスタ17と光起電力ダイオードアレ
イ4を同一の発光ダイオード3では駆動しないものを用
いる。
FIG. 6 is a circuit diagram of a solid state relay showing a fourth embodiment of the present invention. As shown in FIG.
This embodiment is the leak element 8 in the first embodiment described above.
In this example, an NPN phototransistor 17 similar to the NPN phototransistors 6 and 7 is used. In this case, the phototransistor 17 is connected to the N-pole gate 12A of the thyristor 5.
2 is a circuit configuration using an NPN phototransistor 17 in which the emitter electrode is connected and the collector electrode is connected to the P-pole gate 12B of the thyristor 5. Particularly, in this embodiment, the phototransistor 17 and the photovoltaic diode array 4 which are not driven by the same light emitting diode 3 are used.

【0029】[0029]

【発明の効果】以上説明したように、本発明のソリッド
シテートリレーは、出力用MOSFETのゲート電極の
放電回路に用いるサイリスタの駆動にフォトトランジス
タを用い、しかも入力電流感度を制御するリーク素子を
N極ゲートおよびP極ゲート間に備えることにより、感
動電流値を容易に設定することができ、出力側のオン・
オフのスナップアクション動作が得られる上、入力端子
側のノイズに強くなるので、誤動作を防止することがで
きるという効果がある。
As described above, in the solid-state relay of the present invention, the phototransistor is used to drive the thyristor used in the discharge circuit of the gate electrode of the output MOSFET, and a leak element for controlling the input current sensitivity is used. By providing between the N-pole gate and the P-pole gate, the moving current value can be easily set and the output side ON / OFF
In addition to obtaining the off snap action operation, it is also resistant to the noise on the input terminal side, which has the effect of preventing malfunction.

【0030】また、本発明はサイリスタの動作制御を光
起電力ダイオードアレイとMOSFETのゲート間の電
位差に関係なくオフ動作するので、ゲート・ソース間の
低容量の高周波用MOSFETを用いることができ、ス
イッチング速度を速めることができるという効果があ
る。
Further, according to the present invention, since the operation control of the thyristor is turned off regardless of the potential difference between the photovoltaic diode array and the gate of the MOSFET, a high-capacity high-frequency MOSFET having a low capacitance between the gate and the source can be used. There is an effect that the switching speed can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示すソリッドステート
リレーの回路図である。
FIG. 1 is a circuit diagram of a solid-state relay showing a first embodiment of the present invention.

【図2】図1におけるMOSFETの電圧特性図であ
る。
FIG. 2 is a voltage characteristic diagram of the MOSFET in FIG.

【図3】図1におけるソリッドステートリレーのスイッ
チング特性図である。
3 is a switching characteristic diagram of the solid state relay in FIG.

【図4】本発明の第2の実施例を示すソリッドステート
リレーの回路図である
FIG. 4 is a circuit diagram of a solid state relay showing a second embodiment of the present invention.

【図5】本発明の第3の実施例を示すソリッドステート
リレーの回路図である。
FIG. 5 is a circuit diagram of a solid state relay showing a third embodiment of the present invention.

【図6】本発明の第4の実施例を示すソリッドステート
リレーの回路図である。
FIG. 6 is a circuit diagram of a solid state relay showing a fourth embodiment of the present invention.

【図7】従来の一例を示すソリッドステートリレーの回
路図である。
FIG. 7 is a circuit diagram of a solid-state relay showing a conventional example.

【図8】従来の他の例を示すソリッドステートリレーの
回路図である。
FIG. 8 is a circuit diagram of a solid state relay showing another conventional example.

【図9】従来の別の例を示すソリッドステートリレーの
回路図である。
FIG. 9 is a circuit diagram of a solid state relay showing another conventional example.

【図10】従来のまた別の例を示すソリッドステートリ
レーの回路図である。
FIG. 10 is a circuit diagram of a conventional solid state relay showing another example.

【符号の説明】[Explanation of symbols]

1,2 入力端子 3 発光ダイオード 4 光起電力ダイオードアレイ 5 サイリスタ 6,7,17 フォトトランジスタ 8 リーク素子 9 エンハンシメント型MOSFET 10,11 出力端子 12A N極ゲート 12B P極ゲート 15 ダイオード 16 抵抗 a ゲート電極 b ソース電極 c ドレイン電極 1, 2 Input terminal 3 Light emitting diode 4 Photovoltaic diode array 5 Thyristor 6, 7, 17 Phototransistor 8 Leak element 9 Enhancement type MOSFET 10, 11 Output terminal 12A N-pole gate 12B P-pole gate 15 Diode 16 Resistance a Gate electrode b Source electrode c Drain electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 入力端子間に接続された半導体発光素子
と、前記半導体発光素子からの光により起電力を発生す
る光起電力ダイオードアレイと、前記光起電力ダイオー
ドアレイの両端にアノード電極およびカソード電極を対
応して並列接続するとともにN極ゲートおよびP極ゲー
トを備えたサイリスタと、前記光起電力ダイオードアレ
イから発生する電圧をゲートに印加することにより導通
状態になる電界効果型トランジスタと、前記サイリスタ
の前記N極ゲートおよび前記光起電力ダイオードアレイ
の前記アノード電極間に接続した第1のフォトトランジ
スタと、前記サイリスタの前記P極ゲートおよび前記光
起電力ダイオードアレイの前記カソード電極間に接続し
た第2のフォトトランジスタと、前記サイリスタの前記
N極ゲートおよび前記P極ゲート間に接続したリーク素
子とを有することを特徴とするソリッドステートリレ
ー。
1. A semiconductor light emitting device connected between input terminals, a photovoltaic diode array that generates electromotive force by light from the semiconductor light emitting device, and an anode electrode and a cathode at both ends of the photovoltaic diode array. A thyristor having correspondingly connected electrodes in parallel and having an N-pole gate and a P-pole gate; a field-effect transistor which becomes conductive by applying a voltage generated from the photovoltaic diode array to the gate; A first phototransistor connected between the N-pole gate of the thyristor and the anode electrode of the photovoltaic diode array, and a P-gate of the thyristor and the cathode electrode of the photovoltaic diode array. A second phototransistor and the N-pole gate and front of the thyristor A solid-state relay having a leak element connected between P-pole gates.
【請求項2】 前記第1のフォトトランジスタはエミッ
タ電極が前記サイリスタの前記N極ゲートに接続され且
つコレクタ電極が前記光起電力ダイオードアレイの前記
アノード電極に接続された第1のNPNフォトトランジ
スタを用い、前記第2のフォトトランジスタはコレクタ
電極が前記サイリスタの前記P極ゲートに接続され且つ
エミッタ電極が前記光起電力ダイオードアレイの前記カ
ソード電極に接続された第2のNPNフォトトランジス
タを用い、前記第1,第2のNPNフォトトランジスタ
と前記光起電力ダイオードアレイを前記半導体発光素子
により駆動する請求項1記載のソリッドステートリレ
ー。
2. A first NPN phototransistor having an emitter electrode connected to the N-pole gate of the thyristor and a collector electrode connected to the anode electrode of the photovoltaic diode array. Wherein the second phototransistor is a second NPN phototransistor having a collector electrode connected to the P-pole gate of the thyristor and an emitter electrode connected to the cathode electrode of the photovoltaic diode array, The solid state relay according to claim 1, wherein the first and second NPN phototransistors and the photovoltaic diode array are driven by the semiconductor light emitting element.
【請求項3】 前記リーク素子はダイオードを用い、そ
のカソード電極を前記サイリスタの前記N極ゲートに接
続し且つそのアノード電極を前記サイリスタの前記P極
ゲートに接続する請求項1記載のソリッドステートリレ
ー。
3. The solid-state relay according to claim 1, wherein the leak element is a diode, the cathode electrode of which is connected to the N-pole gate of the thyristor and the anode electrode of which is connected to the P-pole gate of the thyristor. .
【請求項4】 前記リーク素子は抵抗素子を用いる請求
項1記載のソリッドステートリレー。
4. The solid state relay according to claim 1, wherein the leak element is a resistance element.
【請求項5】 前記リーク素子は第3のNPNフォトト
ランジスタを用い、エミッタ電極を前記サイリスタの前
記N極ゲートに接続し且つコレクタ電極を前記サイリス
タの前記P極ゲートに接続する請求項1記載のソリッド
ステートリレー。
5. The leak element uses a third NPN phototransistor, wherein an emitter electrode is connected to the N-pole gate of the thyristor and a collector electrode is connected to the P-pole gate of the thyristor. Solid state relay.
JP4332642A 1992-12-14 1992-12-14 Solid state relay Expired - Fee Related JPH07107975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4332642A JPH07107975B2 (en) 1992-12-14 1992-12-14 Solid state relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4332642A JPH07107975B2 (en) 1992-12-14 1992-12-14 Solid state relay

Publications (2)

Publication Number Publication Date
JPH06181431A true JPH06181431A (en) 1994-06-28
JPH07107975B2 JPH07107975B2 (en) 1995-11-15

Family

ID=18257242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4332642A Expired - Fee Related JPH07107975B2 (en) 1992-12-14 1992-12-14 Solid state relay

Country Status (1)

Country Link
JP (1) JPH07107975B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734207A (en) * 1994-05-06 1998-03-31 Miklinjul Corporation Voltage polarity memory system and fuse-switch assembly usable therewith
CN102394614A (en) * 2011-10-28 2012-03-28 电子科技大学 Solid-state relay
CN113644902A (en) * 2021-06-30 2021-11-12 华润微集成电路(无锡)有限公司 Light MOS solid state relay

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE426456T1 (en) 1998-05-01 2009-04-15 Gen Probe Inc AUTOMATIC DIAGNOSTIC ANALYZER
US9046507B2 (en) 2010-07-29 2015-06-02 Gen-Probe Incorporated Method, system and apparatus for incorporating capacitive proximity sensing in an automated fluid transfer procedure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734207A (en) * 1994-05-06 1998-03-31 Miklinjul Corporation Voltage polarity memory system and fuse-switch assembly usable therewith
US5936495A (en) * 1994-05-06 1999-08-10 Miklinjul Corporation Fuse switch
CN102394614A (en) * 2011-10-28 2012-03-28 电子科技大学 Solid-state relay
CN113644902A (en) * 2021-06-30 2021-11-12 华润微集成电路(无锡)有限公司 Light MOS solid state relay
WO2023273203A1 (en) * 2021-06-30 2023-01-05 华润微集成电路(无锡)有限公司 Optical mos solid relay

Also Published As

Publication number Publication date
JPH07107975B2 (en) 1995-11-15

Similar Documents

Publication Publication Date Title
JP3121338B2 (en) Solid state relay
JP2555887B2 (en) Transfer type solid state relay
JPH06181431A (en) Solid-state relay
JP2521663B2 (en) Semiconductor relay circuit
JP2743874B2 (en) Solid state relay
JPH10308529A (en) Semiconductor relay
JP2694808B2 (en) Solid state relay
JP2932782B2 (en) Semiconductor relay circuit
JP2919108B2 (en) Optically coupled relay circuit
JP3451810B2 (en) Optically coupled semiconductor relay
JPH05167412A (en) Semiconductor relay circuit
JP3086905B2 (en) Optically coupled semiconductor relay
JPH0477015A (en) Optical coupling type relay circuit
JP2731655B2 (en) Optically coupled relay circuit
JPS63208317A (en) Semiconductor relay circuit
JPH0998079A (en) Semiconductor relay
JP2740426B2 (en) Semiconductor relay
JPH11136113A (en) Semiconductor relay
JP2002026710A (en) Switching circuit, relay circuit and its drive method
JPH0629814A (en) Semiconductor relay circuit
JPH04324711A (en) Semiconductor relay circuit
JPH08298447A (en) Semiconductor relay
JPH06164354A (en) Semiconductor relay
JPH09153782A (en) Seiconductor relay circuit
JPH10173506A (en) Solid relay

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514

LAPS Cancellation because of no payment of annual fees