JPH08298447A - Semiconductor relay - Google Patents

Semiconductor relay

Info

Publication number
JPH08298447A
JPH08298447A JP7100831A JP10083195A JPH08298447A JP H08298447 A JPH08298447 A JP H08298447A JP 7100831 A JP7100831 A JP 7100831A JP 10083195 A JP10083195 A JP 10083195A JP H08298447 A JPH08298447 A JP H08298447A
Authority
JP
Japan
Prior art keywords
gate
mosfet
source
photovoltaic
diode array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7100831A
Other languages
Japanese (ja)
Inventor
Fumio Kato
文男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7100831A priority Critical patent/JPH08298447A/en
Publication of JPH08298447A publication Critical patent/JPH08298447A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE: To obtain a semiconductor relay in which a delay time at switching is extended without extending a rise time at switching. CONSTITUTION: A photovoltaic diode array 2a is coupled optically with a light emitting element 1a comprising a light emitting diode and the photovoltaic diode array 2a is connected between a gate and a source of an output MOSFET 3a in the n-channel enhancement mode via a resistor 5a. A gate of a drive transistor(TR) 4a connects to a connecting point between the photovoltaic array 2a and the resistor 5a and the source of the TR 4a is connected to a source of the output MOSFET 3a, and the drain of the TR 4a is connected to a gate of the output MOSFET 3a. A MOSFET 6 in the p-channel depletion mode is connected across the resistor 5a and the gate of the MOSFET 6 connects to the gate of the output MOSFET 3a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体リレーに関する
ものであり、特に、入力信号を発光素子で光信号に変換
し、発光素子と光結合された光起電力ダイオードアレイ
により光信号を電気信号に変換し、当該電気信号によっ
て出力用MOSFETを駆動させるように構成した光結
合型の半導体リレーに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor relay, and more particularly, it converts an input signal into an optical signal by a light emitting element, and converts the optical signal into an electrical signal by a photovoltaic diode array optically coupled to the light emitting element. And an optical coupling type semiconductor relay configured to drive the output MOSFET by the electric signal.

【0002】[0002]

【従来の技術】従来の半導体リレーは、図4(a),
(b)に示すように、入力信号に応答して点灯・消灯す
る発光ダイオードよりなる第1の発光素子1a及び第2
の発光素子1bと、各発光素子1a,1bに夫々光結合
した第1の光起電力ダイオードアレイ2a及び第2の光
起電力ダイオードアレイ2bと、各光起電力ダイオード
アレイ2a,2bの光起電力によって夫々オン・オフす
る第1の出力用MOSFET3a及び第2の出力用MO
SFET3bと、各光起電力ダイオードアレイ2a,2
bのカソード側と各出力用MOSFET3a,3bとの
間に夫々接続されたインピーダンス要素としての抵抗5
a,5bとで構成されている。更に、第1の駆動用トラ
ンジスタ4a及び第2の駆動用トランジスタ4bの各ソ
ースは夫々各出力用MOSFET3a,3bのソースに
接続され、各駆動用トランジスタ4a,4bの各ドレイ
ンは夫々各出力用MOSFET3a,3bのゲートに接
続されている。ここで、第1の出力用MOSFET3a
はエンハンスメントモード(ノーマリ・オフ型)であっ
て、ゲート電圧が零の時にはドレイン電流が流れない
(つまり、オフ状態である)。一方、第2の出力用MO
SFET3bはディプレッションモード(ノーマリ・オ
ン型)であって、ゲート電圧が零の時でもドレイン電流
が流れる(つまり、オン状態である)。
2. Description of the Related Art A conventional semiconductor relay is shown in FIG.
As shown in (b), the first light emitting element 1a and the second light emitting element 1a, which are light emitting diodes that are turned on and off in response to an input signal.
Light emitting element 1b, the first photovoltaic diode array 2a and the second photovoltaic diode array 2b optically coupled to the respective light emitting elements 1a, 1b, and the photovoltaic elements of the respective photovoltaic diode arrays 2a, 2b. A first output MOSFET 3a and a second output MO that are turned on / off by electric power, respectively.
SFET 3b and each photovoltaic diode array 2a, 2
A resistor 5 as an impedance element connected between the cathode side of b and each of the output MOSFETs 3a and 3b.
a and 5b. Further, the sources of the first driving transistor 4a and the second driving transistor 4b are connected to the sources of the output MOSFETs 3a and 3b, respectively, and the drains of the driving transistors 4a and 4b are connected to the output MOSFET 3a, respectively. , 3b are connected to the gate. Here, the first output MOSFET 3a
Is in the enhancement mode (normally off type), and the drain current does not flow when the gate voltage is zero (that is, it is in the off state). On the other hand, the second output MO
The SFET 3b is in the depletion mode (normally on type), and the drain current flows even when the gate voltage is zero (that is, it is in the on state).

【0003】以下、上記半導体リレーの動作について説
明する。まず、第1の出力用MOSFET3aは、第1
の発光素子1aの消灯時にはオフ状態であるので、リレ
ー出力端子8A,8B間(つまり、第1の出力用MOS
FET3aのドレイン・ソース間)は高インピーダンス
状態である。第1の発光素子1a両端の入力端子7A,
7B間に電圧源(図示せず)または電流源(図示せず)
を接続し、第1の発光素子1aの順方向に電流を流す
と、第1の発光素子1aは発光する(光信号を発す
る)。
The operation of the semiconductor relay will be described below. First, the first output MOSFET 3a is
Since the light emitting element 1a is in the off state when the light emitting element 1a is off, it is between the relay output terminals 8A and 8B (that is, the first output MOS).
The area between the drain and the source of the FET 3a) is in a high impedance state. Input terminals 7A at both ends of the first light emitting element 1a,
Voltage source (not shown) or current source (not shown) between 7B
And the current is passed in the forward direction of the first light emitting element 1a, the first light emitting element 1a emits light (emits an optical signal).

【0004】第1の発光素子1aが光信号を発すると、
第1の光起電力ダイオードアレイ2aは、前記光信号を
受光して第1の光起電力ダイオードアレイ2のアノード
側が正となる光起電力を発生する。この光起電力は第1
の抵抗5aを介して第1の出力用MOSFET3aのゲ
ート(G)・ソース(S)間に印加されると同時に、第
1の抵抗5aを介してnチャネル形ディプレッションモ
ードの電界効果トランジスタ(FET)よりなる第1の
駆動用トランジスタ4aのドレイン(D)・ソース間に
印加される。
When the first light emitting element 1a emits an optical signal,
The first photovoltaic diode array 2a receives the optical signal and generates photovoltaics in which the anode side of the first photovoltaic diode array 2 is positive. This photovoltaic is the first
Is applied between the gate (G) and the source (S) of the first output MOSFET 3a via the resistor 5a, and at the same time, the n-channel depletion mode field effect transistor (FET) via the first resistor 5a. Is applied between the drain (D) and the source of the first driving transistor 4a.

【0005】すると、前記光起電力により、第1の出力
用MOSFET3aのゲート静電容量を充電する電流
と、第1の駆動用トランジスタ4aのドレインからソー
スへ流れる電流とが第1の抵抗5aを介して光電流とし
て流れる。このため、第1の抵抗5aの両端電圧により
第1の駆動用トランジスタ4aのゲートはソースに対し
て負電圧にバイアスされる。このバイアス電圧により第
1の駆動用トランジスタ4aのドレイン・ソース間が高
インピーダンス状態となるので、第1の出力用MOSF
ET3aのゲート静電容量は効率よく充電される。
Then, due to the photovoltaic power, the current for charging the gate capacitance of the first output MOSFET 3a and the current flowing from the drain to the source of the first driving transistor 4a pass through the first resistor 5a. Flows as a photocurrent through. Therefore, the gate of the first driving transistor 4a is biased to a negative voltage with respect to the source by the voltage across the first resistor 5a. This bias voltage causes a high impedance state between the drain and source of the first driving transistor 4a, so that the first output MOSF
The gate capacitance of ET3a is efficiently charged.

【0006】以上の動作により、リレー出力端子8A,
8B間は高インピーダンス状態から低インピーダンス状
態に変化するので、第1の出力用MOSFET3aはオ
フ状態からオン状態に反転する。即ち第1の出力用MO
SFET3aは常開接点として機能する。また、第2の
出力用MOSFET3bは第2の発光素子1b消灯時に
はオン状態であるので、リレー出力端子8C,8D間
(つまり、第2の出力用MOSFET3bのドレイン・
ソース間)は低インピーダンス状態である。
By the above operation, the relay output terminal 8A,
Since the high impedance state changes to the low impedance state during 8B, the first output MOSFET 3a is inverted from the off state to the on state. That is, the first output MO
The SFET 3a functions as a normally open contact. Further, since the second output MOSFET 3b is in the ON state when the second light emitting element 1b is turned off, it is between the relay output terminals 8C and 8D (that is, the drain of the second output MOSFET 3b.
(Between sources) is in a low impedance state.

【0007】第2の発光素子1bの順方向に電流を流す
と、第2の発光素子1bが光信号を発し、第2の光起電
力ダイオードアレイ2bは、前記光信号を受光して第2
の光起電力ダイオードアレイ2bのアノード側が正とな
る光起電力を発生する。この光起電力はインピーダンス
要素としての第2の抵抗5bを介して第2の出力用MO
SFET3bのソース・ゲート間に印加されると同時
に、第2の抵抗5bを介してnチャネル形ディプレッシ
ョンモードのFETよりなる第2の駆動用トランジスタ
4bのドレイン・ソース間に印加される。
When a current is passed in the forward direction of the second light emitting element 1b, the second light emitting element 1b emits an optical signal, and the second photovoltaic diode array 2b receives the optical signal to generate a second signal.
The photovoltaic diode array 2b generates a positive photovoltaic voltage on the anode side. This photovoltaic power is supplied to the second output MO through the second resistor 5b as an impedance element.
At the same time as being applied between the source and gate of the SFET 3b, it is applied between the drain and source of the second driving transistor 4b which is an n-channel depletion mode FET through the second resistor 5b.

【0008】すると、前記光起電力により、第2の出力
用MOSFET3bのソース電位がゲートに対して高く
なり、また、第2の抵抗5bの両端電圧により第2の駆
動用トランジスタ4bのゲートはソースに対して負電圧
にバイアスされる。このバイアス電圧により第2の駆動
用トランジスタ4bのドレイン・ソース間が高インピー
ダンス状態となるので、第2の出力用MOSFET3b
のゲートに対するソース電位が更に高くなり、しきい値
電圧より高くなると第2の出力用MOSFET3bはオ
フになる。
Then, the photoelectromotive force causes the source potential of the second output MOSFET 3b to be higher than the gate, and the voltage across the second resistor 5b causes the gate of the second driving transistor 4b to be the source. Biased to a negative voltage. This bias voltage causes a high impedance state between the drain and source of the second driving transistor 4b, so that the second output MOSFET 3b is formed.
When the source potential with respect to the gate of becomes higher than the threshold voltage, the second output MOSFET 3b is turned off.

【0009】以上の動作により、リレー出力端子8C,
8D間は低インピーダンス状態から高インピーダンス状
態に変化する。即ち、第2の出力用MOSFET3bは
常閉接点として機能する。一方、入力端子7A,7B間
の入力電流が遮断された場合には、第1の発光素子1a
が発光しなくなるので(光信号を発しなくなるので)、
第1の光起電力ダイオードアレイ2aには光起電力が無
くなり、第1の抵抗5を介して流れる光電流が無くな
る。従って、第1の駆動用トランジスタ4aを高インピ
ーダンス状態としていたバイアス電圧が無くなり、第1
の駆動用トランジスタ4aはオン状態に戻る。そして、
この駆動用トランジスタ4aを介して第1の出力用MO
SFET3aのゲート静電容量に蓄積された電荷が放電
され、リレー出力端子間8A,8Bは高インピーダンス
状態に戻る。
By the above operation, the relay output terminal 8C,
During 8D, the low impedance state changes to the high impedance state. That is, the second output MOSFET 3b functions as a normally closed contact. On the other hand, when the input current between the input terminals 7A and 7B is cut off, the first light emitting element 1a
Does not emit light (since it does not emit an optical signal),
There is no photovoltaic power in the first photovoltaic diode array 2a, and there is no photocurrent flowing through the first resistor 5. Therefore, the bias voltage that puts the first driving transistor 4a in the high impedance state disappears,
Driving transistor 4a returns to the ON state. And
The first output MO is supplied via the driving transistor 4a.
The electric charge accumulated in the gate capacitance of the SFET 3a is discharged, and the relay output terminals 8A and 8B return to the high impedance state.

【0010】即ち、図4(a)の回路は常閉接点として
機能し、図4(b)の回路は常開接点として機能するの
で、両接点を用いて片方の接点側が導通状態(Mak
e)となる前に他方の接点側が非導通状態となっている
ブレーク・ビフォア・メイク接点(BBM接点)を構成
することができる。この構成図を図5に示す。図5では
図4(a),(b)の回路で構成された半導体リレーA
を第1の発光素子1a及び第2の発光素子1bと、接点
9a,9bとでシンボリックに記載している。ここで、
接点9a,9bは、図4(a),(b)の回路の各光起
電力ダイオードアレイ2a,2bと、各出力用MOSF
ET3a,3bと、各駆動用トランジスタ4a,4b
と、各抵抗5a,5bとで構成されている。
That is, the circuit of FIG. 4 (a) functions as a normally closed contact, and the circuit of FIG. 4 (b) functions as a normally open contact. Therefore, by using both contacts, one contact side is in a conducting state (Mak).
It is possible to configure a break-before-make contact (BBM contact) in which the other contact side is in a non-conducting state before becoming e). This block diagram is shown in FIG. In FIG. 5, a semiconductor relay A composed of the circuits of FIGS.
Is symbolically described by the first light emitting element 1a and the second light emitting element 1b and the contacts 9a and 9b. here,
The contacts 9a and 9b are the photovoltaic diode arrays 2a and 2b of the circuits of FIGS. 4A and 4B, and the output MOSFs.
ET3a, 3b and driving transistors 4a, 4b
And resistors 5a and 5b.

【0011】図5の回路は、半導体リレーAをBBM接
点として動作させるために、半導体リレーAの外部に制
御回路Bを設けたものである。制御回路Bは第1の発光
素子1aに直列接続された抵抗R1 と、第2の発光素子
1bに直列接続された抵抗R 2 ,R3 と、抵抗R3 に並
列接続されたコンデンサC1 とを有する。また、各発光
素子1a,1b夫々の接続点にはnpn形のトランジス
タTr1 のコレクタ(C)が接続され、トランジスタT
1 のベース(B)には抵抗R4 が接続され、トランジ
スタTr1 のエミッタ(E)は接地してある。
In the circuit of FIG. 5, the semiconductor relay A is connected to the BBM.
In order to operate as a point, it is controlled outside the semiconductor relay A.
The control circuit B is provided. Control circuit B emits first light
Resistor R connected in series with element 1a1And the second light emitting element
Resistor R connected in series with 1b 2, R3And the resistance R3Average
Column-connected capacitors C1Have and. Also, each light emission
An npn-type transistor is provided at each connection point between the elements 1a and 1b.
Ta Tr1Is connected to the collector (C) of the transistor T
r1The base R (B) has a resistance RFourConnected,
Star Tr1The emitter (E) of is grounded.

【0012】以下に、上記回路の動作を図6を用いて説
明する。図6(a)のようにTr1 のベースへの制御信
号がHighレベルになってトランジスタTr1 がオン
になれば、第2の発光素子1bは直ちに発光するが、コ
ンデンサC1 への充電が進むまでは第1の発光素子1a
には充分な電流が流れず、第1の発光素子1aは第2の
発光素子1bに遅れて発光することになる。即ち、図6
(b)のように接点7bがオフになった後に図6(c)
のように接点9aがオンになるのであって、接点9aと
接点9bとが同時にオフになる状態が生じるように制御
回路Bが構成されている。つまり、第1の発光素子1a
を第2の発光素子1bに遅れて発光させることによっ
て、常閉接点9bがオフになった後に常開接点9aがオ
ンになり、BBM接点として動作する。
The operation of the above circuit will be described below with reference to FIG. As shown in FIG. 6A, when the control signal to the base of Tr 1 becomes High level and the transistor Tr 1 is turned on, the second light emitting element 1b immediately emits light, but the capacitor C 1 is not charged. The first light emitting element 1a until
A sufficient current does not flow to the first light emitting element 1a, and the first light emitting element 1a emits light later than the second light emitting element 1b. That is, FIG.
6 (c) after the contact 7b is turned off as shown in FIG. 6 (b).
As described above, the control circuit B is configured so that the contact 9a is turned on and the contact 9a and the contact 9b are simultaneously turned off. That is, the first light emitting element 1a
By causing the second light emitting element 1b to emit light with a delay, the normally open contact 9a is turned on and then the normally open contact 9a is turned on, thereby operating as a BBM contact.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記構
成によれば、BBM接点としての動作を行なうために、
半導体リレーAの外部にコンデンサ、抵抗、トランジス
タ等を有した制御回路Bを外部回路として付加する必要
があり、実装時の部品点数が増加し、実装面積が大きく
なるという問題があった。
However, according to the above structure, in order to perform the operation as the BBM contact,
Since it is necessary to add a control circuit B having a capacitor, a resistor, a transistor, etc. to the outside of the semiconductor relay A as an external circuit, there has been a problem that the number of parts at the time of mounting increases and the mounting area increases.

【0014】本発明は上記事由に鑑みて為されたもので
あり、請求項1の発明の目的は、他の特性に影響を与え
ることなく、また、スイッチング時の立ち上がり時間を
長くすることなく、スイッチング時のディレイ時間を長
くすることができる半導体リレーを提供することにあ
る。請求項2の発明の目的は、外部回路を用いることな
くBBM接点を構成することができる半導体リレーを提
供することにある。
The present invention has been made in view of the above reasons, and the object of the invention of claim 1 is not to affect other characteristics and to increase the rising time at the time of switching, An object of the present invention is to provide a semiconductor relay that can prolong the delay time during switching. It is an object of the invention of claim 2 to provide a semiconductor relay capable of forming a BBM contact without using an external circuit.

【0015】請求項3の発明の目的は、多極BBM接点
リレーとして動作させることができる半導体リレーを提
供することにある。
An object of the invention of claim 3 is to provide a semiconductor relay that can be operated as a multi-pole BBM contact relay.

【0016】[0016]

【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、入力信号に応答して光信号を発
生する発光素子と、前記光信号を受光して光起電力を発
生する光起電力ダイオードアレイと、前記光起電力ダイ
オードアレイに直列に接続されたインピーダンス要素
と、前記光起電力が前記インピーダンス要素を介してゲ
ート・ソース間に印加されて第1のインピーダンス状態
から第2のインピーダンス状態に変化するエンハンスメ
ントモードの出力用MOSFETと、前記出力用MOS
FETのゲート・ソース間に接続されると共に前記イン
ピーダンス要素と前記光起電力ダイオードアレイとの接
続点に制御電極を接続されて、前記光起電力の発生時に
高インピーダンス状態になると共に前記光起電力の消失
時に低インピーダンス状態になる駆動用トランジスタと
を備えた半導体リレーにおいて、前記インピーダンス要
素に並列にディプレッションモードのMOSFETを接
続し、前記MOSFETのゲート、ソース夫々を前記出
力用MOSFETのゲート、ソース夫々に接続したこと
を特徴とする。
In order to achieve the above-mentioned object, a light-emitting element that generates an optical signal in response to an input signal, and a photovoltaic element that receives the optical signal to generate a photovoltaic power are provided. A photovoltaic diode array that is generated, an impedance element that is connected in series to the photovoltaic diode array, and the photovoltaic element is applied between the gate and the source through the impedance element, Enhancement mode output MOSFET that changes to a second impedance state, and the output MOS
A control electrode is connected between the gate and source of the FET, and a connection point between the impedance element and the photovoltaic diode array is connected so that a high impedance state is generated when the photovoltaic power is generated and the photovoltaic power is generated. In a semiconductor relay having a driving transistor that is in a low impedance state when disappearing, a depletion mode MOSFET is connected in parallel to the impedance element, and the gate and the source of the MOSFET are respectively the gate and the source of the output MOSFET, respectively. It is characterized by being connected to.

【0017】請求項2の発明は、入力信号に応答して光
信号を発生する発光素子と、前記光信号を受光して光起
電力を発生する第1の光起電力ダイオードアレイと、前
記第1の光起電力ダイオードアレイに直列に接続された
第1のインピーダンス要素と、前記光起電力が前記第1
のインピーダンス要素を介してゲート・ソース間に印加
されて第1のインピーダンス状態から第2のインピーダ
ンス状態に変化するエンハンスメントモードの第1の出
力用MOSFETと、前記第1の出力用MOSFETの
ゲート・ソース間に接続されると共に前記第1のインピ
ーダンス要素と前記第1の光起電力ダイオードアレイと
の接続点に制御電極を接続されて、前記光起電力の発生
時に高インピーダンス状態になると共に前記光起電力の
消失時に低インピーダンス状態になる第1の駆動用トラ
ンジスタとを備え、前記第1のインピーダンス要素に並
列にディプレッションモードの第1のMOSFETを接
続し、前記第1のMOSFETのゲート、ソース夫々を
に前記第1の出力用MOSFETのゲート、ソース夫々
に接続した第1の半導体リレー部を、該第1の半導体リ
レー部の発光素子で発生した光信号を受光して光起電力
を発生する第2の光起電力ダイオードアレイと、前記第
2の光起電力ダイオードアレイに直列に接続された第2
のインピーダンス要素と、前記光起電力が前記第2のイ
ンピーダンス要素を介してゲート・ソース間に印加され
て第3のインピーダンス状態から第4のインピーダンス
状態に変化するディプレッションモードの第2の出力用
MOSFETと、該第2の出力用MOSFETのゲート
・ソース間に接続されると共に前記第2のインピーダン
ス要素と前記第2の光起電力ダイオードアレイとの接続
点に制御電極を接続されて、前記光起電力の発生時に高
インピーダンス状態になると共に前記光起電力の消失時
に低インピーダンス状態になる第2の駆動用トランジス
タとを備えた第2の半導体リレー部と組み合わせたこと
を特徴とする。
According to a second aspect of the present invention, a light emitting element that generates an optical signal in response to an input signal, a first photovoltaic diode array that receives the optical signal and generates a photovoltaic power, and the first photovoltaic diode array are provided. A first impedance element connected in series to one photovoltaic diode array;
Enhancement mode first output MOSFET that is applied between the gate and source via the impedance element and changes from the first impedance state to the second impedance state, and the gate and source of the first output MOSFET A control electrode is connected to the first impedance element and a connection point between the first photovoltaic element array and the first photovoltaic diode array, and a control electrode is connected to the high impedance state at the time of generation of the photovoltaic force. A first driving transistor that is in a low impedance state when power is lost, and a first depletion mode MOSFET is connected in parallel to the first impedance element, and a gate and a source of the first MOSFET are connected to the first MOSFET. Is connected to the gate and source of the first output MOSFET, respectively. The conductor relay section includes a second photovoltaic diode array that receives an optical signal generated by the light emitting element of the first semiconductor relay section and generates a photovoltaic force, and the second photovoltaic diode array. Second connected in series
Second impedance element and the second output MOSFET in the depletion mode in which the photovoltaic is applied between the gate and the source through the second impedance element to change from the third impedance state to the fourth impedance state. Is connected between the gate and source of the second output MOSFET, and a control electrode is connected to a connection point between the second impedance element and the second photovoltaic diode array. It is characterized in that it is combined with a second semiconductor relay section having a second driving transistor which is in a high impedance state when electric power is generated and is in a low impedance state when the photovoltaic power disappears.

【0018】請求項3の発明は、同一基板上に複数個の
上記半導体リレーを設けたことを特徴とする。
The invention of claim 3 is characterized in that a plurality of the semiconductor relays are provided on the same substrate.

【0019】[0019]

【作用】請求項1の発明の構成によれば、前記インピー
ダンス要素に並列にディプレッションモードのMOSF
ETを接続し、前記MOSFETのゲート、ソース夫々
を前記出力用MOSFETのゲート、ソース夫々に接続
したので、光起電力ダイオードアレイで光起電力が発生
した時に、前記出力用MOSFETがオンし始めるまで
は、駆動用トランジスタのゲート・ソース間がMOSF
ETにクランプされて前記駆動用トランジスタがオン状
態となり、出力用MOSFETのゲート静電容量への電
流が減少してゲート静電容量が充電される時間を長くす
ることができる。出力用MOSFETがオンし始めた後
は、ディプレッションモードのMOSFETがオフ状態
となり、駆動用トランジスタはインピーダンス要素によ
ってバイアスされてオフ状態となるので、出力用MOS
FETのゲート静電容量の充電は速やかに行なわれる。
According to the structure of the present invention, the depletion mode MOSF is arranged in parallel with the impedance element.
Since ET is connected, and the gate and the source of the MOSFET are connected to the gate and the source of the output MOSFET, respectively, until the output MOSFET starts to turn on when a photovoltaic power is generated in the photovoltaic diode array. Is a MOSF between the gate and source of the driving transistor.
The driving transistor is clamped to ET and the driving transistor is turned on, the current to the gate capacitance of the output MOSFET decreases, and the time for charging the gate capacitance can be lengthened. After the output MOSFET starts to turn on, the depletion mode MOSFET is turned off, and the driving transistor is biased by the impedance element to be turned off.
The gate capacitance of the FET is quickly charged.

【0020】請求項2の発明の構成によれば、半導体リ
レー部1を常開接点として用い、半導体リレー部2を常
閉接点として用いることにより、常開接点のオン時のデ
ィレイ時間を長くして、常閉接点がオフした後に常開接
点がオンする、ブレーク・ビフォア・メイク接点を有す
る半導体リレーとして動作させることができる。請求項
3の発明の構成によれば、同一基板上に複数個の請求項
2の半導体リレーを設けたので、多極ブレーク・ビフォ
ア・メイク接点として動作させることができる。
According to the second aspect of the present invention, the semiconductor relay unit 1 is used as the normally open contact and the semiconductor relay unit 2 is used as the normally closed contact, whereby the delay time when the normally open contact is turned on is lengthened. Thus, it can be operated as a semiconductor relay having a break-before-make contact in which the normally open contact is turned off and then the normally open contact is turned on. According to the configuration of the invention of claim 3, since a plurality of semiconductor relays of claim 2 are provided on the same substrate, it is possible to operate as a multi-pole break-before-make contact.

【0021】[0021]

【実施例】以下、本発明を実施例により説明する。本実
施例の半導体リレーは、図1に示すように、発光ダイオ
ードよりなる発光素子1aに、光起電力ダイオードアレ
イ2aが光学的に結合されている。また、出力用MOS
FET3aのゲート・ソース間には、光起電力ダイオー
ドアレイ2aがインピーダンス要素としての抵抗5aを
介して接続されている。出力用MOSFET3aはnチ
ャネル形エンハンスメントモードである。また、駆動用
トランジスタ4aはnチャネル形ディプレッションモー
ドであり、そのゲートは光起電力ダイオードアレイ2a
と抵抗5aとの接続点に接続されている。更に、駆動用
トランジスタ4aのソースは出力用MOSFET3aの
ソースに接続されており、駆動用トランジスタ4aのド
レインは出力用MOSFET3aのゲートに接続されて
いる。また、抵抗5aの両端にはpチャネル形ディプレ
ッションモードのMOSFET6が接続され、MOSF
ET6のゲートは出力用MOSFET3aのゲートに接
続されている。
The present invention will be described below with reference to examples. In the semiconductor relay of the present embodiment, as shown in FIG. 1, a photovoltaic diode array 2a is optically coupled to a light emitting element 1a composed of a light emitting diode. Also, output MOS
The photovoltaic diode array 2a is connected between the gate and source of the FET 3a through a resistor 5a as an impedance element. The output MOSFET 3a is in the n-channel enhancement mode. The driving transistor 4a is in the n-channel depletion mode, and its gate has the photovoltaic diode array 2a.
And a resistor 5a. Further, the source of the driving transistor 4a is connected to the source of the output MOSFET 3a, and the drain of the driving transistor 4a is connected to the gate of the output MOSFET 3a. A p-channel depletion mode MOSFET 6 is connected to both ends of the resistor 5a, and
The gate of ET6 is connected to the gate of the output MOSFET 3a.

【0022】以下、本実施例の動作について説明する。
発光素子1aの順方向に入力電流が流れると、発光素子
1aは光信号を発生し、この光信号により光起電力ダイ
オードアレイ2aの両端に光起電力が発生する。この光
起電力は抵抗5aを介して出力用MOSFET3aのゲ
ート・ソース間に印加されると同時に、駆動用トランジ
スタ4aを流れる。そして、出力用MOSFET3aの
ゲート静電容量を充電する電流と、駆動用トランジスタ
4aを介して流れる電流が抵抗5aを介して流れる。
The operation of this embodiment will be described below.
When an input current flows in the forward direction of the light emitting element 1a, the light emitting element 1a generates an optical signal, and this optical signal generates a photovoltaic power at both ends of the photovoltaic diode array 2a. This photovoltaic force is applied between the gate and source of the output MOSFET 3a via the resistor 5a, and at the same time, flows through the driving transistor 4a. Then, the current for charging the gate capacitance of the output MOSFET 3a and the current flowing through the driving transistor 4a flow through the resistor 5a.

【0023】このとき、MOSFET6が無ければ、従
来例で説明したように抵抗5aの端子間電圧により駆動
用トランジスタ4aのゲートは負にバイアスされ、駆動
用トランジスタ4aが瞬時に高インピーダンス状態とな
り、出力用MOSFET3aのゲート静電容量が効率良
く充電される。しかし、本実施例では、MOSFET6
によって駆動用トランジスタ4aのゲート・ソース間が
クランプ(短絡)されるので、駆動用トランジスタ4a
は低インピーダンス状態のままである。従って、出力用
MOSFET3aのゲート静電容量の充電電流が減少
し、ゲート静電容量の充電時間が長くなる。
At this time, if the MOSFET 6 is not present, the gate of the driving transistor 4a is negatively biased by the voltage between the terminals of the resistor 5a as described in the conventional example, and the driving transistor 4a instantaneously becomes a high impedance state, and the output The gate capacitance of the power MOSFET 3a is efficiently charged. However, in this embodiment, the MOSFET 6
Since the gate and source of the driving transistor 4a are clamped (shorted) by the driving transistor 4a, the driving transistor 4a
Remains in a low impedance state. Therefore, the charging current of the gate capacitance of the output MOSFET 3a decreases, and the charging time of the gate capacitance becomes longer.

【0024】MOSFET6の閾値電圧を出力用MOS
FET3aがオンし始める時のゲート・ソース間電圧に
設定しておけば、出力用MOSFET3aがオンし始め
るとMOSFET6がオフ状態になり、抵抗5a端子間
電圧により駆動用トランジスタ4aのゲートは負にバイ
アスされ、駆動用トランジスタ4aが瞬時に高インピー
ダンス状態となり、出力用MOSFET3aのゲート静
電容量が効率良く充電され、出力用MOSFET3aが
オン状態となる。
Output threshold voltage of MOSFET 6
If the gate-source voltage when the FET 3a starts to turn on is set, the MOSFET 6 turns off when the output MOSFET 3a starts to turn on, and the gate of the driving transistor 4a is negatively biased by the voltage across the resistor 5a terminals. Then, the driving transistor 4a is instantly brought into a high impedance state, the gate capacitance of the output MOSFET 3a is efficiently charged, and the output MOSFET 3a is turned on.

【0025】即ち、出力用MOSFET3aがオンし始
めるまでの遅延(ディレイ)時間を長くして、出力用M
OSFET3aがオンし始めると速やかにオン状態とな
る。本実施例の半導体リレーにおいて、発光素子1aに
図2(a)に示すような方形波のパルス信号を入力した
場合について説明する。以下、は入力信号が立ち上がっ
てから出力用MOSFET3aがオンし始めるまでのデ
ィレイ時間、即ち出力用MOSFET3aのゲート・ソ
ース間電圧がゼロレベルから閾値電圧に達するまでの時
間をTd1 ,Td2 ,Td3 、出力用MOSFET3a
のゲート・ソース間電圧が閾値電圧から飽和レベル(オ
ン状態)に達するまでの立ち上がり時間をTr1 ,Tr
2 ,Tr3 、ディレイ時間と立ち上がり時間とを合わせ
た動作時間をTon1 ,Ton2 ,Ton3 として表す。
That is, the delay time until the output MOSFET 3a starts to be turned on is increased so that the output M
When the OSFET 3a starts to turn on, it quickly turns on. In the semiconductor relay of this embodiment, a case will be described in which a square wave pulse signal as shown in FIG. 2A is input to the light emitting element 1a. Below is the delay time from the rise of the input signal to the start of turning on the output MOSFET 3a, that is, the time until the gate-source voltage of the output MOSFET 3a reaches the threshold voltage from Td 1 , Td 2 , Td. 3 , output MOSFET 3a
Rise time for the gate-source voltage of the transistor to reach the saturation level (ON state) from the threshold voltage is Tr 1 , Tr
2, Tr 3, represents the operation time a combination of the delay time and rise time as T on1, T on2, T on3 .

【0026】例えば、MOSFET6が無い場合は、出
力用MOSFET3aの出力信号は、図2(b)の二点
鎖線で示すように、Td1 のディレイ時間でオンし始め
て、Tr1 の立ち上がり時間でオン状態になった(動作
時間Ton1 )とする。ここで、例えば、光起電力ダイオ
ードアレイ2aから出力用MOSFET3aのゲート静
電容量に充電電流を流す経路に抵抗(図示せず)を挿入
して充電電流を制限すれば、図2(b)に示すように、
ディレイ時間Td2 を長くすることができるが、一点鎖
線で示すように、立ち上り時間Tr2 も長くなって、動
作時間Ton2 が必要以上に長くなってしまう。しかしな
がら、抵抗5aの両端にMOSFET6を接続すること
によって、図2(b)の実線で示すように、立ち上がり
時間Tr 3 をTr1 より長くすることなく、ディレイ時
間Td3 をTd1 より長くすることができる。
For example, if there is no MOSFET 6,
The output signals of the power MOSFET 3a are two points in FIG.
As indicated by the chain line, Td1Start to turn on with delay time of
, Tr1Turned on at the rising time of
Time Ton1). Here, for example, the photovoltaic diode
Gate array of output MOSFET 3a
Insert a resistor (not shown) in the path to pass the charging current to the capacitance.
Then, if the charging current is limited, as shown in FIG.
Delay time Td2Can be long, but a single-dot chain
As shown by the line, the rise time Tr2Even longer, dynamic
Work time Ton2Will be longer than necessary. But
However, connect the MOSFET 6 to both ends of the resistor 5a.
As shown by the solid line in Fig. 2 (b),
Time Tr 3To Tr1When delaying without making it longer
Interval Td3Td1It can be longer.

【0027】以上のように、抵抗5aの両端にMOSF
ET6を接続し、MOSFET6のゲート・ソース間に
出力用MOSFET3aのゲート・ソース間電圧が印加
されるように構成することにより、他の特性に影響を与
えることなく、また、スイッチングオン時の立ち上がり
時間を長くすることなく、スイッチングオン時のディレ
イ時間を長くすることができる。
As described above, the MOSF is provided at both ends of the resistor 5a.
By connecting the ET6 and applying the gate-source voltage of the output MOSFET 3a between the gate and the source of the MOSFET 6, the rise time at the time of switching ON without affecting other characteristics. The delay time at the time of switching on can be lengthened without lengthening the length.

【0028】従って、上記半導体リレーを常開接点と
し、従来例で示した図3(a)の半導体リレーを常閉接
点とし、図3に示すような回路を構成し、入力信号を共
通化する(入力端子7A,7Bに入力信号を入力する)
ことにより、従来例の図5で示したような制御回路Bな
しに、図6に示すような常閉接点がオフした後に常開接
点がオンするBBM接点を有する半導体リレーとして動
作させることができる。
Therefore, the semiconductor relay is a normally open contact, and the semiconductor relay shown in FIG. 3 (a) shown in the conventional example is a normally closed contact, and a circuit as shown in FIG. 3 is constructed to share an input signal. (Input an input signal to the input terminals 7A and 7B)
As a result, it is possible to operate as a semiconductor relay having a BBM contact in which the normally open contact turns on after the normally closed contact turns off as shown in FIG. 6 without the control circuit B as shown in FIG. 5 of the conventional example. .

【0029】また、上記BBM接点を有する半導体リレ
ー複数個を同一基板上に構成することにより多極BBM
接点リレーとして動作させることができる。
Further, by forming a plurality of semiconductor relays having the BBM contacts on the same substrate, a multi-pole BBM is formed.
It can be operated as a contact relay.

【0030】[0030]

【発明の効果】請求項1の発明の構成によれば、前記イ
ンピーダンス要素に並列にディプレッションモードのM
OSFETを接続し、前記MOSFETのゲート、ソー
ス夫々を前記出力用MOSFETのゲート、ソース夫々
に接続したので、光起電力ダイオードアレイで光起電力
が発生した時に、前記出力用MOSFETがオンし始め
るまでは、駆動用トランジスタのゲート・ソース間がM
OSFETにクランプされて前記駆動用トランジスタが
オン状態となり、出力用MOSFETのゲート静電容量
への電流が減少してゲート静電容量が充電される時間を
長くすることができ、また、出力用MOSFETがオン
し始めた後は、ディプレッションモードのMOSFET
がオフ状態となり、駆動用トランジスタはインピーダン
ス要素によってバイアスされてオフ状態となるので、出
力用MOSFETのゲート静電容量の充電は速やかに行
なわれるという効果がある。
According to the structure of the invention of claim 1, the depletion mode M is arranged in parallel with the impedance element.
Since the OSFET is connected and the gate and the source of the MOSFET are connected to the gate and the source of the output MOSFET, respectively, until the output MOSFET starts to turn on when the photovoltaic power is generated in the photovoltaic diode array. Is M between the gate and source of the driving transistor.
The driving transistor is clamped by the OSFET to be turned on, the current to the gate capacitance of the output MOSFET is reduced, and the time for charging the gate capacitance can be lengthened. After starting to turn on, depletion mode MOSFET
Is turned off and the driving transistor is biased by the impedance element to be turned off, so that the gate capacitance of the output MOSFET can be charged quickly.

【0031】請求項2の発明の構成によれば、半導体リ
レー部1を常開接点として用い、半導体リレー部2を常
閉接点として用いることにより、常開接点のオン時のデ
ィレイ時間を長くして、常閉接点がオフした後に常開接
点がオンする、ブレーク・ビフォア・メイク接点を有す
る半導体リレーとして動作させることができるという効
果がある。
According to the second aspect of the present invention, the semiconductor relay unit 1 is used as the normally open contact and the semiconductor relay unit 2 is used as the normally closed contact, whereby the delay time when the normally open contact is turned on is lengthened. As a result, the normally-closed contact is turned off, and then the normally-open contact is turned on. Thus, the semiconductor relay having the break-before-make contact can be operated.

【0032】請求項3の発明の構成によれば、同一基板
上に複数個の上記半導体リレーを設けたので、多極ブレ
ーク・ビフォア・メイク接点として動作させることがで
きるという効果がある。
According to the configuration of the invention of claim 3, since a plurality of the semiconductor relays are provided on the same substrate, there is an effect that it can be operated as a multi-pole break-before-make contact.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【図2】本発明の実施例の動作説明図である。FIG. 2 is an operation explanatory diagram of the embodiment of the present invention.

【図3】本発明の他の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図4】従来例を示す回路図である。FIG. 4 is a circuit diagram showing a conventional example.

【図5】従来例を示す回路図である。FIG. 5 is a circuit diagram showing a conventional example.

【図6】従来例の動作説明図である。FIG. 6 is an operation explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1a 発光素子 2a 光起電力ダイオードアレイ 3a 出力用MOSFET 4a 駆動用トランジスタ 5a 抵抗 6 MOSFET 7A,7B 入力端子 8A,8B 出力端子 1a Light emitting element 2a Photovoltaic diode array 3a Output MOSFET 4a Driving transistor 5a Resistor 6 MOSFET 7A, 7B Input terminal 8A, 8B Output terminal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号に応答して光信号を発生する発
光素子と、前記光信号を受光して光起電力を発生する光
起電力ダイオードアレイと、前記光起電力ダイオードア
レイに直列に接続されたインピーダンス要素と、前記光
起電力が前記インピーダンス要素を介してゲート・ソー
ス間に印加されて第1のインピーダンス状態から第2の
インピーダンス状態に変化するエンハンスメントモード
の出力用MOSFETと、前記出力用MOSFETのゲ
ート・ソース間に接続されると共に前記インピーダンス
要素と前記光起電力ダイオードアレイとの接続点に制御
電極を接続されて、前記光起電力の発生時に高インピー
ダンス状態になると共に前記光起電力の消失時に低イン
ピーダンス状態になる駆動用トランジスタとを備えた半
導体リレーにおいて、前記インピーダンス要素に並列に
ディプレッションモードのMOSFETを接続し、前記
MOSFETのゲート、ソース夫々を前記出力用MOS
FETのゲート、ソース夫々に接続したことを特徴とす
る半導体リレー。
1. A light-emitting element that generates an optical signal in response to an input signal, a photovoltaic diode array that receives the optical signal and generates photovoltaic power, and is connected in series to the photovoltaic diode array. An impedance element, an enhancement mode output MOSFET in which the photovoltaic power is applied between the gate and the source via the impedance element to change from the first impedance state to the second impedance state, and the output MOSFET A control electrode is connected between the gate and the source of the MOSFET, and a connection point between the impedance element and the photovoltaic diode array is brought into a high impedance state when the photovoltaic power is generated. In a semiconductor relay equipped with a driving transistor that becomes a low impedance state when the , A depletion mode MOSFET is connected in parallel to the impedance element, and a gate and a source of the MOSFET are connected to the output MOS.
A semiconductor relay characterized by being connected to the gate and source of an FET.
【請求項2】 入力信号に応答して光信号を発生する発
光素子と、前記光信号を受光して光起電力を発生する第
1の光起電力ダイオードアレイと、前記第1の光起電力
ダイオードアレイに直列に接続された第1のインピーダ
ンス要素と、前記光起電力が前記第1のインピーダンス
要素を介してゲート・ソース間に印加されて第1のイン
ピーダンス状態から第2のインピーダンス状態に変化す
るエンハンスメントモードの第1の出力用MOSFET
と、前記第1の出力用MOSFETのゲート・ソース間
に接続されると共に前記第1のインピーダンス要素と前
記第1の光起電力ダイオードアレイとの接続点に制御電
極を接続されて、前記光起電力の発生時に高インピーダ
ンス状態になると共に前記光起電力の消失時に低インピ
ーダンス状態になる第1の駆動用トランジスタとを備
え、前記第1のインピーダンス要素に並列にディプレッ
ションモードの第1のMOSFETを接続し、前記第1
のMOSFETのゲート、ソース夫々をに前記第1の出
力用MOSFETのゲート、ソース夫々に接続した第1
の半導体リレー部を、該第1の半導体リレー部の発光素
子で発生した光信号を受光して光起電力を発生する第2
の光起電力ダイオードアレイと、前記第2の光起電力ダ
イオードアレイに直列に接続された第2のインピーダン
ス要素と、前記光起電力が前記第2のインピーダンス要
素を介してゲート・ソース間に印加されて第3のインピ
ーダンス状態から第4のインピーダンス状態に変化する
ディプレッションモードの第2の出力用MOSFET
と、該第2の出力用MOSFETのゲート・ソース間に
接続されると共に前記第2のインピーダンス要素と前記
第2の光起電力ダイオードアレイとの接続点に制御電極
を接続されて、前記光起電力の発生時に高インピーダン
ス状態になると共に前記光起電力の消失時に低インピー
ダンス状態になる第2の駆動用トランジスタとを備えた
第2の半導体リレー部と組み合わせたことを特徴とする
半導体リレー。
2. A light emitting element which generates an optical signal in response to an input signal, a first photovoltaic diode array which receives the optical signal and generates a photovoltaic power, and the first photovoltaic power. A first impedance element connected in series to the diode array, and the photovoltaic power is applied between the gate and the source through the first impedance element to change from the first impedance state to the second impedance state. Enhancement mode first output MOSFET
Is connected between the gate and the source of the first output MOSFET, and a control electrode is connected to a connection point between the first impedance element and the first photovoltaic diode array. A first driving transistor that is in a high impedance state when electric power is generated and is in a low impedance state when the photovoltaic power disappears, and connects a first MOSFET in a depletion mode in parallel to the first impedance element. And the first
Of the first output MOSFET is connected to the gate and the source of the first MOSFET, respectively.
A semiconductor relay unit for receiving a light signal generated by the light emitting element of the first semiconductor relay unit to generate a photoelectromotive force;
A photovoltaic diode array, a second impedance element connected in series to the second photovoltaic diode array, and the photovoltaic power applied between the gate and the source via the second impedance element. The second output MOSFET in the depletion mode in which the third impedance state is changed to the fourth impedance state
Is connected between the gate and source of the second output MOSFET, and a control electrode is connected to a connection point between the second impedance element and the second photovoltaic diode array. A semiconductor relay characterized by being combined with a second semiconductor relay section comprising a second driving transistor which is in a high impedance state when power is generated and is in a low impedance state when the photovoltaic power disappears.
【請求項3】 同一基板上に複数個の請求項2記載の半
導体リレーを設けたことを特徴とする半導体リレー。
3. A semiconductor relay comprising a plurality of semiconductor relays according to claim 2 provided on the same substrate.
JP7100831A 1995-04-25 1995-04-25 Semiconductor relay Withdrawn JPH08298447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7100831A JPH08298447A (en) 1995-04-25 1995-04-25 Semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7100831A JPH08298447A (en) 1995-04-25 1995-04-25 Semiconductor relay

Publications (1)

Publication Number Publication Date
JPH08298447A true JPH08298447A (en) 1996-11-12

Family

ID=14284270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7100831A Withdrawn JPH08298447A (en) 1995-04-25 1995-04-25 Semiconductor relay

Country Status (1)

Country Link
JP (1) JPH08298447A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352809A (en) * 1999-08-06 2001-02-07 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352809A (en) * 1999-08-06 2001-02-07 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch
GB2352809B (en) * 1999-08-06 2001-10-10 Matsushita Electric Works Ltd Illumination sensor and electronic automatic on/off switch
US6670597B1 (en) 1999-08-06 2003-12-30 Matsushita Electric Works, Ltd. Illumination sensor with spectral sensitivity corresponding to human luminosity characteristic

Similar Documents

Publication Publication Date Title
US6803807B2 (en) Negative voltage output charge pump circuit
US6586975B2 (en) Semiconductor device
JPH08298447A (en) Semiconductor relay
JP2521663B2 (en) Semiconductor relay circuit
JPH06181431A (en) Solid-state relay
JPH10308529A (en) Semiconductor relay
JP3837372B2 (en) Semiconductor relay
JP2694808B2 (en) Solid state relay
JP3470488B2 (en) Semiconductor relay circuit
JPH11136113A (en) Semiconductor relay
JP2743874B2 (en) Solid state relay
JP3720038B2 (en) Semiconductor relay device
JPH0420010A (en) Optical coupling type relay circuit
JPH0998079A (en) Semiconductor relay
JP2740426B2 (en) Semiconductor relay
JPH08335866A (en) Semiconductor switch
JPH05343972A (en) Semiconductor relay circuit
JPH0477015A (en) Optical coupling type relay circuit
JP2004319674A (en) Mos semiconductor relay
JP3086905B2 (en) Optically coupled semiconductor relay
JP3086833B2 (en) Optically coupled semiconductor relay
JPH0563051B2 (en)
JP3451810B2 (en) Optically coupled semiconductor relay
JP2000252514A (en) Semiconductor relay
JPH05315927A (en) Semiconductor relay circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020702