JP2743874B2 - Solid state relay - Google Patents

Solid state relay

Info

Publication number
JP2743874B2
JP2743874B2 JP7163897A JP16389795A JP2743874B2 JP 2743874 B2 JP2743874 B2 JP 2743874B2 JP 7163897 A JP7163897 A JP 7163897A JP 16389795 A JP16389795 A JP 16389795A JP 2743874 B2 JP2743874 B2 JP 2743874B2
Authority
JP
Japan
Prior art keywords
solid state
state relay
light
control circuit
photovoltaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7163897A
Other languages
Japanese (ja)
Other versions
JPH0918320A (en
Inventor
喜徳 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7163897A priority Critical patent/JP2743874B2/en
Publication of JPH0918320A publication Critical patent/JPH0918320A/en
Application granted granted Critical
Publication of JP2743874B2 publication Critical patent/JP2743874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はソリッドステートリレー
に関し、特に電界効果型トランジスタ(MOSFET)
を出力端子とするソリッドステートリレーの動作制御に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid state relay, and more particularly to a field effect transistor (MOSFET).
The present invention relates to operation control of a solid state relay having a terminal as an output terminal.

【0002】[0002]

【従来の技術】従来、この種のソリッドステートリレー
において、その動作の安定性と応答波形制御を目的とし
た種々の回路が用いられている。
2. Description of the Related Art Conventionally, in a solid state relay of this type, various circuits for the purpose of operating stability and controlling a response waveform have been used.

【0003】図8は従来の一例を示すソリッドステート
リレーの回路図である(例えば、特開昭63−242号
公報参照)。
FIG. 8 is a circuit diagram of a solid state relay showing an example of the prior art (for example, see Japanese Patent Application Laid-Open No. 63-242).

【0004】図8に示すように、かかるソリッドステー
トリレーは、入力端子1,2間に接続された発光ダイオ
ード(以下、LEDと称す)3と、このLED3と光結
合された光起電力ダイオードアレイ4と、ソリッドステ
ートリレーの出力端子9,10間を開閉するスイッチン
グ素子としての電界効果形トランジスタ(以下、MOS
FETと略する)8と、MOSFET8のオンオフ動作
を制御するためのサイリスタ7と、ダイオード5,6と
で構成されている。
As shown in FIG. 8, such a solid state relay comprises a light emitting diode (hereinafter referred to as an LED) 3 connected between input terminals 1 and 2 and a photovoltaic diode array optically coupled to the LED 3. 4 and a field effect transistor (hereinafter referred to as MOS) as a switching element for opening and closing between output terminals 9 and 10 of the solid state relay.
FET 8), thyristor 7 for controlling the on / off operation of MOSFET 8, and diodes 5 and 6.

【0005】このソリッドステートリレーの動作は、入
力端子1,2間に供給される入力信号によりLED3が
発光し、この光を受光した光起電力ダイオードアレイ4
において光起電力が発生する。この光起電力はダイオー
ド5,6を介してMOSFET8のゲートおよびソース
間に印加され、MOSFET8のゲート寄生容量を充電
する。ここで、MOSFET8のゲートの電位が、しき
い値電圧(以下、Vthと略する)を越えると、MOS
FET8のドレインとソース間が導通状態へと遷移し、
最終的にソリッドステートリレーはオン状態となる。こ
の時、ダイオード5,6において順方向の電圧降下を生
じることから、サイリスタ7の各ゲート、すなわちN極
ゲート7b,P極ゲート7cは各々逆バイアス状態とな
り、サイリスタ7は強制的にオフ状態、すなわちアノー
ド7a,カソード7d間が非導通となるため、ソリッド
ステートリレーは安定したオン状態を維持する。
The operation of this solid state relay is such that the LED 3 emits light in response to an input signal supplied between the input terminals 1 and 2, and the photovoltaic diode array 4 receiving this light.
Generates photovoltaic power. This photovoltaic voltage is applied between the gate and the source of the MOSFET 8 via the diodes 5 and 6, and charges the gate parasitic capacitance of the MOSFET 8. Here, when the potential of the gate of MOSFET 8 exceeds a threshold voltage (hereinafter abbreviated as Vth),
The transition between the drain and the source of the FET 8 changes to a conductive state,
Finally, the solid state relay is turned on. At this time, since a forward voltage drop occurs in the diodes 5 and 6, the respective gates of the thyristor 7, that is, the N-pole gate 7b and the P-pole gate 7c are in a reverse bias state, and the thyristor 7 is forcibly turned off. That is, the conduction between the anode 7a and the cathode 7d becomes non-conductive, so that the solid state relay maintains a stable ON state.

【0006】一方、入力電流が無くなると、LED3が
消灯し、光起電力ダイオードアレイ4での自己放電によ
り光起電力ダイオードアレイ4のアノードとカソード間
の光電圧(以下、V0と称する)が徐々に低下してい
く。この状態において、V0とMOSFET8のゲート
の電位差が約0.6Vになると、サイリスタ7のアノー
ド7aとN極ゲート7b間が順バイアスとなり、サイリ
スタ7はオン状態となる。その後は、サイリスタ7の自
己増幅作用によりMOSFET8のゲート寄生容量に蓄
積されていた電荷が急速に放電され、ソリッドステート
リレーは速やかにオフ状態になる。
On the other hand, when the input current disappears, the LED 3 is turned off, and the self-discharge in the photovoltaic diode array 4 causes the photovoltage (hereinafter referred to as V0) between the anode and the cathode of the photovoltaic diode array 4 to gradually decrease. To decline. In this state, when the potential difference between V0 and the gate of the MOSFET 8 becomes about 0.6 V, the forward bias is applied between the anode 7a of the thyristor 7 and the N-pole gate 7b, and the thyristor 7 is turned on. Thereafter, the charge stored in the gate parasitic capacitance of the MOSFET 8 is rapidly discharged by the self-amplifying action of the thyristor 7, and the solid state relay is quickly turned off.

【0007】ここで、かかるソリッドステートリレーの
動作において、オン動作については、光起電力ダイオー
ドアレイ4で発生する光起電力(光電流)にほぼ比例し
て動作時間が決定し、またオフ動作については、サイリ
スタ7の効率により一義的な復旧時間が決定している。
Here, in the operation of the solid state relay, the operation time of the ON operation is determined substantially in proportion to the photovoltaic power (photocurrent) generated in the photovoltaic diode array 4, and the OFF operation is performed. , The unique recovery time is determined by the efficiency of the thyristor 7.

【0008】図9は従来の他の例を示すソリッドステー
トリレーの回路図である(例えば、特開平4−4001
3号公報参照)。
FIG. 9 is a circuit diagram of a solid state relay showing another example of the prior art (for example, Japanese Patent Laid-Open No. 4-4001).
No. 3).

【0009】図9に示すように、このソリッドステート
リレーは、前述した図8の従来例において、リレーのオ
フ動作時の出力端子間に表われる応答波形の傾きを制御
したものである。要するに、図8の従来例において、ソ
リッドステートリレーのオフ動作時にMOSFET8の
ゲート寄生容量から放電される放電電流の流れる経路上
に、即ちサイリスタ7のカソード7d電極とMOSFE
T8のソース電極間に放電電流を制御するための制御抵
抗29を接続したものである。
As shown in FIG. 9, this solid-state relay controls the slope of a response waveform appearing between output terminals when the relay is turned off in the conventional example of FIG. In short, in the conventional example of FIG. 8, when the solid state relay is turned off, the discharge current discharged from the gate parasitic capacitance of the MOSFET 8 flows on the path, that is, the cathode 7d electrode of the thyristor 7 and the MOSFE
A control resistor 29 for controlling a discharge current is connected between the source electrodes of T8.

【0010】かかるソリッドステートリレーのオン動作
時は、前述した図8の従来例のオン動作と同様に、入力
信号が入力されるとLED3が発光し、この光を受光し
た光起電力ダイオードアレイ4で発生した光起電力によ
りMOSFET8がオン状態となる。
When the solid state relay is turned on, the LED 3 emits light when an input signal is inputted, and the photovoltaic diode array 4 receiving the light, similarly to the ON operation of the conventional example shown in FIG. The MOSFET 8 is turned on by the photovoltaic power generated in step (1).

【0011】一方、入力信号が無くなると、光起電力ダ
イオードアレイ4の自己放電により、光起電力ダイオー
ドアレイ4のアノードとカソード間の電圧が低下し、サ
イリスタ7のアノード7aおよびN極ゲート7b間が順
バイアスとなり、サイリスタ7がオン状態となる。この
ため、MOSFET8のゲート寄生容量に蓄積されてい
た電荷は放電される。この時、放電電流は制御抵抗29
を介して流れるので、流れる電流が制限され、この結果
リレーのオフ動作が遅延化される。即ち、出力端子9,
10間に得られる応答波形の傾きはなだらかなものにな
る。
On the other hand, when there is no input signal, the voltage between the anode and the cathode of the photovoltaic diode array 4 decreases due to self-discharge of the photovoltaic diode array 4, and the voltage between the anode 7a of the thyristor 7 and the N-pole gate 7b is reduced. Becomes a forward bias, and the thyristor 7 is turned on. Therefore, the charge stored in the gate parasitic capacitance of the MOSFET 8 is discharged. At this time, the discharge current is controlled by the control resistor 29.
, The current flowing therethrough is limited, and as a result, the OFF operation of the relay is delayed. That is, the output terminal 9,
The slope of the response waveform obtained between 10 becomes gentle.

【0012】このように、ソリッドステートリレーに制
御抵抗29を付加し、その抵抗値により任意の応答波形
を得ることができる。
As described above, the control resistor 29 is added to the solid state relay, and an arbitrary response waveform can be obtained by the resistance value.

【0013】図10は、従来のまた別の例を示すソリッ
ドステートリレーの回路図である。このソリッドステー
トリレーは、前述した図9の従来例において、オン動作
時の出力端子間に表われる応答波形を傾きを制御する機
能を加えたものである。
FIG. 10 is a circuit diagram of another conventional solid-state relay. This solid state relay has a function of controlling the slope of a response waveform appearing between output terminals during the ON operation in the conventional example of FIG. 9 described above.

【0014】図10に示すように、かかるソリッドステ
ートリレーは、図9の回路構成において、リレーのオン
動作時に光起電力を供給される経路上、即ち光起電力ダ
イオードアレイ4のアノードとダイオード5のアノード
間に光電流を制御する制御抵抗30を接続したものであ
る。
As shown in FIG. 10, such a solid-state relay has the circuit configuration of FIG. 9 on a path to which photovoltaic power is supplied when the relay is turned on, that is, the anode of the photovoltaic diode array 4 and the diode 5 And a control resistor 30 for controlling a photocurrent is connected between the anodes of the two.

【0015】このソリッドステートリレーのオフ動作時
は、前述した図9の従来例と同様に、制御抵抗29によ
り放電電流が制御されるため、なだらかなオフ動作波形
となっている。
When the solid state relay is turned off, the discharge current is controlled by the control resistor 29 as in the conventional example shown in FIG.

【0016】一方、オン動作は、入力信号が供給される
とLED3が発光し、光起電力ダイオードアレイ4にお
いて光起電力が発生する。この光起電力(光電流)は、
制御抵抗30およびダイオード5を介してMOSFET
8のゲート寄生容量を充電する。この時、制御抵抗30
により光電流が制限されるため、リレーのオン動作が遅
延化される。即ち、オン動作時においても出力端子9,
10間の応答波形の傾きをなだらかなものにしている。
On the other hand, in the ON operation, when an input signal is supplied, the LED 3 emits light and the photovoltaic diode array 4 generates photovoltaic power. This photovoltaic (photocurrent)
MOSFET through control resistor 30 and diode 5
8 to charge the gate parasitic capacitance. At this time, the control resistor 30
Limits the photocurrent, so that the ON operation of the relay is delayed. That is, even during the ON operation, the output terminals 9 and
The slope of the response waveform between 10 is made gentle.

【0017】このように、制御抵抗29,30の抵抗値
により任意の応答波形を得ることができる。
As described above, an arbitrary response waveform can be obtained by the resistance values of the control resistors 29 and 30.

【0018】図11は図8,図9に示すリレー回路の入
力信号と応答波形を表わすタイミング図である。図11
に示すように、入力端子1,2間に入力信号15が供給
されると、図8の回路における出力端子9,10間に得
られる応答波形31は、制御抵抗を有しないので、オフ
時の傾きが急峻である。一方、図9の回路における出力
端子9,10間に得られる応答波形32は、制御抵抗2
9を有しているため、オフ時の傾きをゆるやかに変える
ことができる。
FIG. 11 is a timing chart showing input signals and response waveforms of the relay circuit shown in FIGS. FIG.
As shown in FIG. 8, when the input signal 15 is supplied between the input terminals 1 and 2, the response waveform 31 obtained between the output terminals 9 and 10 in the circuit of FIG. The slope is steep. On the other hand, the response waveform 32 obtained between the output terminals 9 and 10 in the circuit of FIG.
9, the inclination at the time of off can be changed gently.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、上述し
た従来のソリッドステートリレーには、以下のような欠
点がある。
However, the above-mentioned conventional solid-state relay has the following disadvantages.

【0020】まず、図8のソリッドステートリレーで
は、オフ動作時の応答波形が放電回路(サイリスタ)の
効率により一義的に決定されるため、接続された回路に
急激な変動を与え、ノイズを生じやすいという欠点があ
る。
First, in the solid state relay of FIG. 8, the response waveform at the time of the OFF operation is uniquely determined by the efficiency of the discharge circuit (thyristor), so that a sudden fluctuation is given to the connected circuit to generate noise. There is a disadvantage that it is easy.

【0021】次に、図9や図10のソリッドステートリ
レーでは、このようなノイズ問題を解決するために、放
電電流並びに光電流の流れる経路上に制御抵抗を接続し
て応答波形の遅延化を図っている。しかし、この制御抵
抗の抵抗値は製造段階で決定されるため、個々のソリッ
ドステートリレーを任意の応答波形(特に、オフ動作
時)で使用することは困難であるという欠点がある。
Next, in the solid state relays shown in FIGS. 9 and 10, in order to solve such a noise problem, a control resistor is connected on a path through which a discharge current and a photocurrent flow to delay a response waveform. I'm trying. However, since the resistance value of the control resistor is determined at the manufacturing stage, there is a drawback that it is difficult to use each solid state relay with an arbitrary response waveform (particularly at the time of off operation).

【0022】更に、図8乃至図10の従来例では、入力
信号が微少であっても、光起電力ダイオードアレイにお
いて0.6V以上の光電圧が発生すると、ソリッドステ
ートリレーがオン状態になってしまう。このため、入力
信号にノイズが生じると、ソリッドステートリレーが誤
動作してしまうという問題もある。
Further, in the conventional examples shown in FIGS. 8 to 10, when a photovoltage of 0.6 V or more is generated in the photovoltaic diode array even if the input signal is very small, the solid state relay is turned on. I will. For this reason, there is also a problem that the solid state relay malfunctions when noise occurs in the input signal.

【0023】本発明の第一の目的は、動作特性(応答波
形)を外部から任意に制御可能なソリッドステートリレ
ーを提供することにある。
A first object of the present invention is to provide a solid state relay whose operation characteristics (response waveform) can be arbitrarily controlled from the outside.

【0024】また、本発明の第二の目的は、動作感度を
外部から任意に制御可能なソリッドステートリレーを提
供することにある。
It is a second object of the present invention to provide a solid-state relay whose operation sensitivity can be arbitrarily controlled from the outside.

【0025】[0025]

【課題を解決するための手段】本発明のソリッドステー
トリレーは、信号入力端子間に接続され入力信号により
発光する発光素子と、前記発光素子からの光を受光し光
起電力を発生する光起電力ダイオードアレイと、出力端
子間にソースおよびドレインを接続され且つゲートに
記光起電力ダイオードアレイで発生した前記光起電力
供給されることにより駆動されるスイッチング素子とし
ての電界効果トランジスタと、前記電界効果トランジス
タをオフさせる放電回路を形成するために、アノード及
びカソードをそれぞれ前記電界効果トランジスタのゲー
ト及びソースに接続するとともに、制御用N極ゲート,
P極ゲートをそれぞれ前記光起電力ダイオードアレイの
アノード,カソードに接続するサイリスタと、前記光起
電力ダイオードアレイの出力を前記電界効果トランジス
タに供給するためのダイオード手段とを備えたソリッド
ステートリレーにおいて、前記サイリスタのアノードお
よび前記電界効果トランジスタのゲート間に接続すると
ともに、制御信号入力端子を備え、外部からの制御信号
により抵抗値を変化させて前記電界効果トランジスタの
ゲート寄生容量への充放電電流を制御する動作制御回路
を有し、前記動作制御回路は、前記制御信号入力端子間
に接続され且つ前記発光素子とは異なった別の発光素子
と、前記サイリスタのアノードおよび前記電界効果トラ
ンジスタのゲート間に接続され且つ前記別の発光素子か
らの光を受光する受光素子と、前記受光素子に並列に接
続される制御抵抗素子とを備えて構成される。
According to the present invention, there is provided a solid state relay connected between signal input terminals and emitting light according to an input signal, and a photovoltaic element receiving light from the light emitting element and generating photovoltaic power. A power diode array, a source and a drain connected between output terminals, and a gate, wherein the photovoltaic power generated by the photovoltaic diode array is provided.
As a switching element driven by being supplied
And an anode and an anode for forming a discharge circuit for turning off the field-effect transistors.
And the cathode, respectively, of the field effect transistor.
And a control N-pole gate,
P-pole gates are respectively connected to the photovoltaic diode array.
Anode, a thyristor connected to the cathode, the photoelectromotive
The output of the power diode array is connected to the field effect transistor.
A diode means for supplying the thyristor with an anode and a thyristor.
And between the gate of the field effect transistor
Both are equipped with a control signal input terminal, allowing external control signals
An operation control circuit that controls a charge / discharge current to a gate parasitic capacitance of the field effect transistor by changing a resistance value of the field effect transistor, wherein the operation control circuit is connected between the control signal input terminals.
And another light-emitting element different from the light-emitting element
The thyristor anode and the field effect transistor
Connected between the gates of the transistors and said another light emitting element
Light receiving element that receives the light from the
And a control resistance element to be connected .

【0026】[0026]

【作用】本発明のソリッドステートリレーは、外部から
の制御信号により調整可能な動作制御回路を設けること
により、その制御信号でリレーのオン動作及びオフ動
作、或いはオン動作もしくはオフ動作を個々に制御する
ことができ、任意の動作波形を実現する。また、この動
作制御回路に双方向サイリスタやトライアックを用いる
ことにより、ソリッドステートリレーの動作感度を任意
に調整することができる。
The solid state relay according to the present invention is provided with an operation control circuit which can be adjusted by an external control signal, and the ON / OFF operation or ON / OFF operation of the relay is individually controlled by the control signal. And realize any operation waveform. Further, by using a bidirectional thyristor or a triac for the operation control circuit, the operation sensitivity of the solid state relay can be arbitrarily adjusted.

【0027】[0027]

【実施例】次に本発明の実施例について図を用いて説明
する。図1は本発明の基本構成を示すソリッドステート
リレーの回路図である。図1に示すように、このソリッ
ドステートリレーは、入力端子1,2間に接続されたL
ED3と、このLED3の光を受光して駆動される光起
電力ダイオードアレイ4と、ダイオード5,6および放
電回路を形成するためのサイリスタ7と、出力端子9,
10間に接続されたスイッチング素子としてのMOSF
ET8とを有する他に、このMOSFET8のゲート寄
生容量への充放電電流を制御する動作制御回路11を備
えて構成される。この動作制御回路11は外部からの制
御信号を供給する制御信号入力端子11a,11bと、
この制御信号に基づき制御出力を供給する制御端子11
c,11dとを備え、これら制御端子11c,11dを
それぞれサイリスタ7のアノードおよびMOSFET8
のゲート電極に接続する。
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of a solid state relay showing a basic configuration of the present invention. As shown in FIG. 1, this solid state relay has an L terminal connected between input terminals 1 and 2.
ED3, a photovoltaic diode array 4 driven by receiving light of the LED 3, a thyristor 7 for forming diodes 5, 6 and a discharge circuit, and an output terminal 9,
MOSF as a switching element connected between 10
In addition to the ET 8, an operation control circuit 11 for controlling a charge / discharge current to the gate parasitic capacitance of the MOSFET 8 is provided. The operation control circuit 11 includes control signal input terminals 11a and 11b for supplying an external control signal,
A control terminal 11 for supplying a control output based on the control signal
c and 11d, and these control terminals 11c and 11d are connected to the anode of the thyristor 7 and the MOSFET 8 respectively.
Connected to the gate electrode.

【0028】図2は本発明の第一の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図2に示すように、本実施例における動作制
御回路11は、MOSFET8のゲート充放電電流を制
御するために、制御信号入力端子11a,11b間に接
続され且つそれらに供給される制御信号により発光する
LED12と、制御端子11c,11d間に接続される
とともにLED12に光結合されたフォトトランジスタ
13と、このフォトトランジスタ13に並列に接続され
た制御抵抗14とから構成されている。
FIG. 2 is an operation control circuit diagram used for a solid-state relay for explaining a first embodiment of the present invention. As shown in FIG. 2, the operation control circuit 11 according to the present embodiment is connected between control signal input terminals 11a and 11b and emits light by a control signal supplied thereto in order to control the gate charge / discharge current of the MOSFET 8. And a phototransistor 13 connected between the control terminals 11c and 11d and optically coupled to the LED 12, and a control resistor 14 connected in parallel to the phototransistor 13.

【0029】かかる動作制御回路11をもちいたソリッ
ドステートリレーの動作については、以下の図3を用い
て説明する。
The operation of the solid state relay using the operation control circuit 11 will be described with reference to FIG.

【0030】図3は図1における入力信号および制御信
号と応答波形を表わすタイミング図である。図3に示す
ように、時刻t0において入力信号15が入力される
と、LED3が発光し、光起電力ダイオードアレイ4に
光起電力が発生する。この光起電力(光電流)はダイオ
ード5及び動作制御回路11の制御端子11c,11d
を介してMOSFET8のゲート寄生容量を充電する。
この時、動作制御回路11において、制御信号16が入
力されていない場合は、フォトトランジスタ13がオフ
状態になるので、光起電力ダイオードアレイ4からの光
電流は制御抵抗14を通って流れる。このため、制御抵
抗14により光電流が制限され、ソリッドステートリレ
ーはなだらかにオン状態へと推移していく。
FIG. 3 is a timing chart showing input signals, control signals, and response waveforms in FIG. As shown in FIG. 3, when the input signal 15 is input at the time t0, the LED 3 emits light and the photovoltaic diode array 4 generates photovoltaic power. This photoelectromotive force (photocurrent) is supplied to the diode 5 and the control terminals 11 c and 11 d of the operation control circuit 11.
, And charges the gate parasitic capacitance of the MOSFET 8.
At this time, when the control signal 16 is not input to the operation control circuit 11, the phototransistor 13 is turned off, so that the photocurrent from the photovoltaic diode array 4 flows through the control resistor 14. For this reason, the photocurrent is limited by the control resistor 14, and the solid state relay smoothly transitions to the ON state.

【0031】次に、時刻t1において制御信号16が端
子11a,11bにより入力されると、フォトトランジ
スタ13がオン状態になり、そのエミッタおよびコレク
タ間が導通状態となる。この時、制御端子11c,11
d間に流れる光電流はフォトトランジスタ13のエミッ
タとコレクタ間を介して流れるため、抵抗14による制
限が無くなり、ソリッドステートリレーのオン状態が高
速化される。
Next, when the control signal 16 is inputted from the terminals 11a and 11b at time t1, the phototransistor 13 is turned on, and the emitter and the collector thereof are electrically connected. At this time, the control terminals 11c, 11
Since the photocurrent flowing between d flows between the emitter and the collector of the phototransistor 13, the limitation by the resistor 14 is eliminated, and the ON state of the solid state relay is speeded up.

【0032】続いて、時刻t2において制御信号16が
無くなると、フォトトランジスタ13がオフ状態とな
り、再び光電流は抵抗14を介して流れるため、ソリッ
ドステートリレーのオン動作が遅延される。
Subsequently, when the control signal 16 disappears at time t2, the phototransistor 13 is turned off, and the photocurrent flows again through the resistor 14, so that the on-operation of the solid state relay is delayed.

【0033】一方、時刻t3において入力信号15が無
くなると、光起電力ダイオードアレイ4での光起電力が
徐々に低下し、その光起電力ダイオードアレイ4のアノ
ードとMOSFET8のゲートとの電位差が0.6V以
上になると、サイリスタ7がオン状態となる。このた
め、MOSFET8のゲート寄生容量に蓄積されていた
電荷が、動作制御回路11の制御抵抗14を通りサイリ
スタ7を介して放電される。この時、抵抗14により放
電電流が制限されているため、ソリッドステートリレー
のオフ動作波形はなだらかになっている。
On the other hand, when the input signal 15 disappears at time t3, the photovoltaic power in the photovoltaic diode array 4 gradually decreases, and the potential difference between the anode of the photovoltaic diode array 4 and the gate of the MOSFET 8 becomes zero. When the voltage exceeds 0.6 V, the thyristor 7 is turned on. Therefore, the charge stored in the gate parasitic capacitance of the MOSFET 8 is discharged through the control resistor 14 of the operation control circuit 11 and the thyristor 7. At this time, since the discharge current is limited by the resistor 14, the OFF operation waveform of the solid state relay is gentle.

【0034】次に、時刻t4において再度制御信号16
が入力されると、フォトトランジスタ13が再びオン状
態となり、放電電流がフォトトランジスタ13のコレク
タおよびエミッタ間を介して流れるため、抵抗14によ
る放電電流の制限が無くなる。このため、MOSFET
8のゲート寄生容量に蓄積されていた電荷が急速に放電
され、速やかにソリッドステートリレーはオフ状態にな
る。
Next, at time t4, the control signal 16
Is input, the phototransistor 13 is turned on again, and the discharge current flows between the collector and the emitter of the phototransistor 13, so that the discharge current is not limited by the resistor 14. Therefore, MOSFET
The charge stored in the gate parasitic capacitance of No. 8 is rapidly discharged, and the solid state relay is immediately turned off.

【0035】図4は本発明の第二の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図4に示すように、本実施例の動作制御回路
11は、充放電電流を制御するために、入力信号の入力
により発光するLED12と、このLED12に光結合
されたCdS等からなる光導電セル18とで構成してい
る。なお、その他の構成は前述した図1と同様である。
FIG. 4 is an operation control circuit diagram used for a solid state relay for explaining a second embodiment of the present invention. As shown in FIG. 4, the operation control circuit 11 of the present embodiment includes an LED 12 that emits light by input of an input signal and a photoconductive cell including a CdS or the like optically coupled to the LED 12 in order to control a charging / discharging current. 18. Other configurations are the same as those in FIG. 1 described above.

【0036】かかるリレーの動作は、オン・オフ動作時
において、MOSFET8のゲート寄生容量への電荷の
充放電を光導電セル18を介して行うものである。ここ
で、光導電セル18は、LED12からの光量に反比例
して抵抗値が低下するため、LED12に流す制御信号
16によりソリッドステートリレーのオンオフ動作時の
波形制御を外部から任意に調整することができる。
The operation of the relay is such that charge and discharge of the charge to the gate parasitic capacitance of the MOSFET 8 are performed via the photoconductive cell 18 during the ON / OFF operation. Here, since the resistance value of the photoconductive cell 18 decreases in inverse proportion to the light amount from the LED 12, the waveform control during the on / off operation of the solid state relay can be arbitrarily adjusted from the outside by the control signal 16 supplied to the LED 12. it can.

【0037】図5は本発明の第三の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図5に示すように、本実施例の動作制御回路
11は、LED12と、このLED12からの光を受光
し光起電力を発生する光起電力ダイオードアレイ19
と、デプレッション型MOSFET23,24と、これ
らのMOSFET23,24の動作を制御するサイリス
タ22と、ダイオード20,21と制御抵抗14とから
構成される。すなわち、本実施例においては、図2のフ
ォトトランジスタ13をこれらLED12と光起電力ダ
イオードアレイ19サイリスタ22およびデプレッショ
ン型MOSFET23,24とからなる回路で置き換え
たものである。
FIG. 5 is an operation control circuit diagram used for a solid state relay for explaining a third embodiment of the present invention. As shown in FIG. 5, the operation control circuit 11 of this embodiment includes an LED 12 and a photovoltaic diode array 19 that receives light from the LED 12 and generates photovoltaic power.
, Depletion type MOSFETs 23 and 24, thyristor 22 for controlling the operation of these MOSFETs 23 and 24, diodes 20 and 21, and control resistor 14. That is, in the present embodiment, the phototransistor 13 of FIG. 2 is replaced by a circuit including the LED 12, the photovoltaic diode array 19, the thyristor 22, and the depletion-mode MOSFETs 23 and 24.

【0038】ここで、前述した第一の実施例のソリッド
ステートリレーでは、制御信号16の入力により制御抵
抗14をフォトトランジスタ13でバイパスしていたの
に対し、本実施例においては、制御信号が入力されてい
ない場合には、お互いのソースを接続したデプレッショ
ン型MOSFET23,24の各々のドレインとドレイ
ン間が導通状態となっていることから、制御抵抗14が
バイパスされる。逆に、制御信号が入力されると、デプ
レッション型MOSFET23,24がオフ状態とな
り、デプレッション型MOSFET25,26のドレイ
ン−ドレイン間が非導通状態となるので、MOSFET
8のゲートに対する充放電電流は制御抵抗14を介して
流れる。
Here, in the solid state relay of the first embodiment described above, the control resistor 14 is bypassed by the phototransistor 13 by the input of the control signal 16, whereas in the present embodiment, the control signal is When the input is not input, the control resistor 14 is bypassed because the drains of the depletion-type MOSFETs 23 and 24 to which the sources are connected are in a conductive state. Conversely, when a control signal is input, the depletion type MOSFETs 23 and 24 are turned off, and the drain-drain of the depletion type MOSFETs 25 and 26 are turned off.
The charge / discharge current for the gate 8 flows through the control resistor 14.

【0039】図6は本発明の第四の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図6に示すように、本実施例の動作制御回路
11は、前述した図2の制御抵抗14の代わりに双方向
サイリスタ25と、この双方向サイリスタ25に対して
並列接続され放電電流のバイパスに用いられるダイオー
ド26とを接続したものである。以下、この動作制御回
路11を用いたソリッドステートリレーの動作について
説明する。
FIG. 6 is an operation control circuit diagram used for a solid state relay for explaining a fourth embodiment of the present invention. As shown in FIG. 6, the operation control circuit 11 of the present embodiment includes a bidirectional thyristor 25 instead of the control resistor 14 of FIG. 2 described above, and is connected in parallel to the bidirectional thyristor 25 to bypass the discharge current. It is connected to a diode 26 to be used. Hereinafter, the operation of the solid state relay using the operation control circuit 11 will be described.

【0040】まず、ソリッドステートリレーがオフ状態
の時にノイズなどの微少な信号(約0.5mA以下)が
入力されると、図1におけるLED3の発光に伴い光起
電力ダイオードアレイ4に光起電力が発生する。この
時、図6における双方向サイリスタ25に第1アノード
と第2アノード間耐圧が約5〜7V程度のものを用いて
いると、図1におけるMOSFET8がオンするには十
分な光電圧(2.5〜4V程度)を発生していても、双
方向サイリスタ25の第1アノードと第2アノード間を
光起電力が流れることができないため、ソリッドステー
トリレーはオフ状態を維持する。これにより、ソリッド
ステートリレーのオフ時のノイズなどによる誤動作を防
止している。
First, when a small signal (about 0.5 mA or less) such as noise is input when the solid state relay is off, a photovoltaic voltage is applied to the photovoltaic diode array 4 with the emission of the LED 3 in FIG. Occurs. At this time, if the bidirectional thyristor 25 in FIG. 6 has a withstand voltage between the first anode and the second anode of about 5 to 7 V, a light voltage (2. (About 5 to 4 V), the photovoltaic voltage cannot flow between the first anode and the second anode of the bidirectional thyristor 25, so that the solid state relay maintains the off state. This prevents a malfunction caused by noise or the like when the solid state relay is turned off.

【0041】次に、入力端子1,2間に十分な入力信号
が入力されると、光起電力ダイオードアレイ4におい
て、より高い光電圧(段数16段で約8V以上)が発生
する。この光電圧が双方向サイリスタ25の第1アノー
ドと第2アノード間耐圧を超えると、双方向サイリスタ
25はオン状態となり、光起電力がMOSFET8のゲ
ートに印加され、ソリッドステートリレーはオン状態と
なる。この時、双方向サイリスタ25のオン状態での電
圧降下は、約1V程度と低いため、MOSFET8のゲ
ートにはオンするために十分な電圧が印加された状態と
なっている。
Next, when a sufficient input signal is input between the input terminals 1 and 2, a higher optical voltage (about 8 V or more in 16 stages) is generated in the photovoltaic diode array 4. When this light voltage exceeds the withstand voltage between the first anode and the second anode of the bidirectional thyristor 25, the bidirectional thyristor 25 is turned on, photovoltaic voltage is applied to the gate of the MOSFET 8, and the solid state relay is turned on. . At this time, since the voltage drop in the on state of the bidirectional thyristor 25 is as low as about 1 V, a voltage sufficient to turn on the MOSFET 8 is applied.

【0042】続いて、入力信号が無くなると、光起電力
ダイオードアレイ4の低下に伴い光電圧が低下し、MO
SFET8のゲート寄生容量に蓄積されていた電荷が放
電し始める。この放電電流はバイパス用に設けられたダ
イオード26を介して制御端子11c,11d間に流
れ、MOSFET8のゲートと光起電力ダイオードアレ
イ4のアノードとの電位差が約1.2V以上になると、
サイリスタ7がオンし、ソリッドステートリレーは速や
かにオフ状態となる。
Subsequently, when there is no input signal, the optical voltage decreases as the photovoltaic diode array 4 decreases, and the MO voltage decreases.
The charge stored in the gate parasitic capacitance of the SFET 8 starts to be discharged. This discharge current flows between the control terminals 11c and 11d via the diode 26 provided for bypass, and when the potential difference between the gate of the MOSFET 8 and the anode of the photovoltaic diode array 4 becomes about 1.2 V or more,
The thyristor 7 is turned on, and the solid state relay is immediately turned off.

【0043】ここで、本実施例におけるリレーのオフ状
態からオン状態の中で、制御信号が制御入力11a,1
1b間に入力されると、フォトトランジスタ13がオン
状態となるため、双方向サイリスタ25がバイパスさ
れ、前述した図8のソリッドステートリレーとほぼ同等
のオフ動作特性となる。すなわち、微少な入力信号でソ
リッドステートリレーを使用する際には、制御信号を外
部より供給することにより、従来のソリッドステートリ
レーとほぼ同等の条件での使用が可能となる。
Here, while the relay in the present embodiment is in the off state to the on state, the control signal is applied to the control inputs 11a and 1a.
When the voltage is input between 1b, the phototransistor 13 is turned on, so that the bidirectional thyristor 25 is bypassed, and the off-state operation characteristics are almost the same as those of the solid state relay of FIG. That is, when the solid state relay is used with a small input signal, by supplying a control signal from the outside, it is possible to use the solid state relay under almost the same conditions as the conventional solid state relay.

【0044】図7は本発明の第五の実施例を説明するた
めのソリッドステートリレーに用いられる動作制御回路
図である。図7に示すように、本実施例の動作制御回路
11は、LED12と、このLED12に光結合された
光起電力ダイオード27と、トライアック28及びリレ
ーオフ動作時のバイパス用のダイオード26とから構成
される。この場合、制御入力端子11a,11b間に供
給された制御信号によりLED12で光電圧を発生する
と、光起電力ダイオード27で発生した光起電力がトラ
イアック28のゲートに供給される。
FIG. 7 is an operation control circuit diagram used for a solid-state relay for explaining a fifth embodiment of the present invention. As shown in FIG. 7, the operation control circuit 11 of the present embodiment includes an LED 12, a photovoltaic diode 27 optically coupled to the LED 12, a triac 28, and a bypass diode 26 during a relay-off operation. You. In this case, when a photovoltage is generated by the LED 12 according to the control signal supplied between the control input terminals 11a and 11b, the photovoltaic power generated by the photovoltaic diode 27 is supplied to the gate of the triac 28.

【0045】かかる動作制御回路11を用いたソリッド
ステートリレーの基本的な動作については、前述した第
四の実施例とほぼ同様である。異なる点は、第四の実施
例における双方向サイリスタ25の第1アノードと第2
アノード間耐圧によりリレーの動作感度が一義的になっ
ていたのに対し、本実施例においては、トライアック2
8のゲート電流、即ち光起電力ダイオード27の光電流
に比例してトライアック28のアノード間耐圧を低下さ
せることにある。このため、本実施例においては、ソリ
ッドステートリレーの任意の動作感度を得ることができ
る。
The basic operation of the solid state relay using the operation control circuit 11 is almost the same as that of the fourth embodiment. The difference is that the first anode and the second anode of the bidirectional thyristor 25 in the fourth embodiment are different.
While the operating sensitivity of the relay was univocal due to the withstand voltage between the anodes, in the present embodiment, the triac 2
In other words, the gate voltage of the triac 28, that is, the photocurrent of the photovoltaic diode 27, is reduced in proportion to the anode breakdown voltage of the triac. For this reason, in this embodiment, any operational sensitivity of the solid state relay can be obtained.

【0046】要するに、光起電力ダイオード27の光電
流は、LED12の発光量に正比例して増減することか
ら、制御信号(制御用入力電流)が大きくなるにつれ
て、ソリッドステートリレーの動作感度が敏感なものに
なる。
In short, since the photocurrent of the photovoltaic diode 27 increases and decreases in direct proportion to the amount of light emitted from the LED 12, the operating sensitivity of the solid state relay becomes more sensitive as the control signal (control input current) increases. Become something.

【0047】[0047]

【発明の効果】以上説明したように、本発明のソリッド
ステートリレーは、外部からの制御信号により充放電電
流を制御するための動作制御回路をスイッチング素子と
してのMOSFETのゲートと放電回路としてのサイリ
スタのアノードとの間に接続することにより、任意のオ
ン動作及びオフ動作を実現できるという効果がある。
As described above, in the solid state relay of the present invention, the operation control circuit for controlling the charging / discharging current by an external control signal includes the gate of the MOSFET as a switching element and the thyristor as a discharging circuit. There is an effect that an arbitrary ON operation and OFF operation can be realized by connecting between the anode and the anode.

【0048】また、本発明のソリッドステートリレー
は、動作制御回路に双方向サイリスタやトライアック等
を用いることにより、外部から動作感度を任意に制御で
きるという効果もある。
The solid state relay of the present invention also has the effect that the operation sensitivity can be arbitrarily controlled externally by using a bidirectional thyristor, a triac, or the like for the operation control circuit.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の基本構成を示すソリッドステートリレ
ーの回路図である。
FIG. 1 is a circuit diagram of a solid state relay showing a basic configuration of the present invention.

【図2】本発明の第一の実施例を説明するための動作制
御回路図である。
FIG. 2 is an operation control circuit diagram for explaining a first embodiment of the present invention.

【図3】図1における入力信号および制御信号と応答波
形を表わすタイミング図である。
FIG. 3 is a timing chart showing an input signal, a control signal, and a response waveform in FIG. 1;

【図4】本発明の第二の実施例を説明するための動作制
御回路図である。
FIG. 4 is an operation control circuit diagram for explaining a second embodiment of the present invention.

【図5】本発明の第三の実施例を説明するための動作制
御回路図である。
FIG. 5 is an operation control circuit diagram for explaining a third embodiment of the present invention.

【図6】本発明の第四の実施例を説明するための動作制
御回路図である。
FIG. 6 is an operation control circuit diagram for explaining a fourth embodiment of the present invention.

【図7】本発明の第五の実施例を説明するための動作制
御回路図である。
FIG. 7 is an operation control circuit diagram for explaining a fifth embodiment of the present invention.

【図8】従来の一例を示すソリッドステートリレーの回
路図である。
FIG. 8 is a circuit diagram of a solid-state relay showing an example of the related art.

【図9】従来の他の例を示すソリッドステートリレーの
回路図である。
FIG. 9 is a circuit diagram of another conventional solid state relay.

【図10】従来のまた別の例を示すソリッドステートリ
レーの回路図である。
FIG. 10 is a circuit diagram of a solid state relay showing another example of the related art.

【図11】図8および図9に示すリレー回路の入力信号
と応答波形を表わすタイミング図である。
FIG. 11 is a timing chart showing input signals and response waveforms of the relay circuit shown in FIGS. 8 and 9;

【符号の説明】 1,2 入力端子 3,12 発光ダイオード 4,19 光起電力ダイオードアレイ 5,6,20,21,26 ダイオード 7,22 サイリスタ 7a アノード 7b N極ゲート 7c P極ゲート 7d カソード 8 MOSFET 9,10 出力端子 11 動作制御回路 11a,11b 制御信号入力端子 11c,11d 制御端子 13 フォトトランジスタ 14 抵抗 18 光導電セル 23,24 デプレッション型MOSFET 25 双方向サイリスタ 27 光起電力ダイオード 28 トライアック[Description of Signs] 1, 2 input terminal 3, 12 light emitting diode 4, 19 photovoltaic diode array 5, 6, 20, 21, 26 diode 7, 22 thyristor 7a anode 7b N pole gate 7c P pole gate 7d cathode 8 MOSFET 9,10 Output terminal 11 Operation control circuit 11a, 11b Control signal input terminal 11c, 11d Control terminal 13 Phototransistor 14 Resistor 18 Photoconductive cell 23,24 Depletion type MOSFET 25 Bidirectional thyristor 27 Photovoltaic diode 28 Triac

フロントページの続き (56)参考文献 特開 平6−77798(JP,A) 特開 平3−116452(JP,A) 特開 平4−40013(JP,A) 特開 昭61−245617(JP,A) 特開 昭58−501395(JP,A) 特開 平6−29815(JP,A) 特開 昭61−251227(JP,A) 特開 平5−227000(JP,A) 実開 平1−63229(JP,U)Continuation of the front page (56) References JP-A-6-77798 (JP, A) JP-A-3-116452 (JP, A) JP-A-4-40013 (JP, A) JP-A-61-245617 (JP) JP-A-58-501395 (JP, A) JP-A-6-29815 (JP, A) JP-A-61-251227 (JP, A) JP-A-5-227000 (JP, A) 1-63229 (JP, U)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 信号入力端子間に接続され入力信号によ
り発光する発光素子と、前記発光素子からの光を受光し
光起電力を発生する光起電力ダイオードアレイと、出力
端子間にソースおよびドレインを接続され且つゲートに
前記光起電力ダイオードアレイで発生した前記光起電力
を供給されることにより駆動されるスイッチング素子と
しての電界効果トランジスタと、前記電界効果トランジ
スタをオフさせる放電回路を形成するために、アノード
及びカソードをそれぞれ前記電界効果トランジスタのゲ
ート及びソースに接続するとともに、制御用N極ゲー
ト,P極ゲートをそれぞれ前記光起電力ダイオードアレ
イのアノード,カソードに接続するサイリスタと、前記
光起電力ダイオードアレイの出力を前記電界効果トラン
ジスタに供給するためのダイオード手段とを備えたソリ
ッドステートリレーにおいて、前記サイリスタのアノー
ドおよび前記電界効果トランジスタのゲート間に接続す
るとともに、制御信号入力端子を備え、外部からの制御
信号により抵抗値を変化させて前記電界効果トランジス
タのゲート寄生容量への充放電電流を制御する動作制御
回路を有し、前記動作制御回路は、前記制御信号入力端
子間に接続され且つ前記発光素子とは異なった別の発光
素子と、前記サイリスタのアノードおよび前記電界効果
トランジスタのゲート間に接続され且つ前記別の発光素
子からの光を受光する受光素子と、前記受光素子に並列
に接続される制御抵抗素子とを備えたことを特徴とする
ソリッドステートリレー。
1. A light emitting element connected between signal input terminals for emitting light according to an input signal, a photovoltaic diode array for receiving light from the light emitting element and generating photovoltaic power, and a source and a drain between output terminals. The photovoltaic power generated by the photovoltaic diode array at the gate
And a switching element driven by being supplied with
A field-effect transistor, and an anode for forming a discharge circuit for turning off the field-effect transistor.
And the cathode of the field-effect transistor, respectively.
Port and source, and control N-pole gate
And P-pole gates are connected to the photovoltaic diode arrays, respectively.
A thyristor connected anode of Lee, a cathode, the
The output of the photovoltaic diode array is
A solid state relay comprising: a diode means for supplying a thyristor;
And the gate of the field effect transistor.
A control signal input terminal, and an operation control circuit for controlling a charge / discharge current to a gate parasitic capacitance of the field effect transistor by changing a resistance value by an external control signal, and the operation control circuit , The control signal input terminal
Another light emitting device connected between the light emitting devices and different from the light emitting device
Device, anode of the thyristor and the field effect
Another light emitting element connected between the gates of the transistors and
Light receiving element for receiving light from
And a control resistor element connected to the solid state relay.
【請求項2】 前記動作制御回路の前記受光素子、フ
ォトトランジスタを用いた請求項1記載のソリッドステ
ートリレー。
2. The light-receiving element of the operation control circuit ,
2. The solid state relay according to claim 1 , wherein a phototransistor is used .
【請求項3】 前記動作制御回路の前記受光素子および
前記制御抵抗素子は、一体化した光導電セルを用い、前
記別の発光素子からの光を受光し、その光量により抵抗
値を変化させる請求項1記載のソリッドステートリレ
ー。
3. The light receiving element of the operation control circuit ,
The control resistance element uses an integrated photoconductive cell,
Light from another light-emitting element is received, and the light intensity
2. The solid state relay according to claim 1, wherein the value is changed .
【請求項4】 前記動作制御回路は、前記制御抵抗素子
に代えて、2端子双方向サイリスタおよびダイオード素
子を用いた請求項1記載のソリッドステートリレー。
4. The operation control circuit according to claim 1, wherein the control resistance element is
Instead of a two-terminal bidirectional thyristor and a diode element
The solid state relay according to claim 1, wherein a child is used .
【請求項5】 前記動作制御回路は、前記受光素子に光
起電力ダイオードを用いるとともに、前記制御抵抗素子
に代えてトライアックおよびダイオード素子 を用い、前
記光起電力ダイオードの出力で前記トライアックを制御
する請求項1記載のソリッドステートリレー。
5. An operation control circuit, comprising:
An electromotive force diode, and the control resistance element
Using triacs and diode elements instead of
Controlling the triac with the output of a photovoltaic diode
The solid state relay according to claim 1, wherein:
JP7163897A 1995-06-29 1995-06-29 Solid state relay Expired - Fee Related JP2743874B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7163897A JP2743874B2 (en) 1995-06-29 1995-06-29 Solid state relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7163897A JP2743874B2 (en) 1995-06-29 1995-06-29 Solid state relay

Publications (2)

Publication Number Publication Date
JPH0918320A JPH0918320A (en) 1997-01-17
JP2743874B2 true JP2743874B2 (en) 1998-04-22

Family

ID=15782896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7163897A Expired - Fee Related JP2743874B2 (en) 1995-06-29 1995-06-29 Solid state relay

Country Status (1)

Country Link
JP (1) JP2743874B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168745B (en) * 2017-01-05 2023-02-17 松下控股株式会社 Semiconductor relay

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116452A (en) * 1989-09-28 1991-05-17 Fujitsu General Ltd Memory device for optical disk
JP2847908B2 (en) * 1990-06-05 1999-01-20 日本電気株式会社 Solid state relay
JPH0677798A (en) * 1992-08-26 1994-03-18 Matsushita Electric Works Ltd Delay type semiconductor relay

Also Published As

Publication number Publication date
JPH0918320A (en) 1997-01-17

Similar Documents

Publication Publication Date Title
EP0398246A2 (en) Photocoupler apparatus capable of shortening switching time of output contact
US4754175A (en) Solid state relay having a thyristor discharge circuit
JP2743874B2 (en) Solid state relay
JP2521663B2 (en) Semiconductor relay circuit
JPH06181431A (en) Solid-state relay
JP3837372B2 (en) Semiconductor relay
JPH10308529A (en) Semiconductor relay
JP3637749B2 (en) Semiconductor relay
JP2847908B2 (en) Solid state relay
JP2919108B2 (en) Optically coupled relay circuit
JP2932782B2 (en) Semiconductor relay circuit
JP2805974B2 (en) Optically coupled relay circuit
JP3451810B2 (en) Optically coupled semiconductor relay
JPH06177736A (en) Solid-state relay
JP2740426B2 (en) Semiconductor relay
JPH08154046A (en) Solid-state relay
JP2002026710A (en) Switching circuit, relay circuit and its drive method
JP2757438B2 (en) Optically coupled relay circuit
JPH02100417A (en) Optical mos relay
JPS62172813A (en) Semiconductor relay circuit
JPH06164354A (en) Semiconductor relay
JPH11136113A (en) Semiconductor relay
JPH0998079A (en) Semiconductor relay
JP2002050952A (en) Semiconductor relay and its manufacturing method
JP2000252514A (en) Semiconductor relay

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980106

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees