JP2805974B2 - Optically coupled relay circuit - Google Patents

Optically coupled relay circuit

Info

Publication number
JP2805974B2
JP2805974B2 JP2123807A JP12380790A JP2805974B2 JP 2805974 B2 JP2805974 B2 JP 2805974B2 JP 2123807 A JP2123807 A JP 2123807A JP 12380790 A JP12380790 A JP 12380790A JP 2805974 B2 JP2805974 B2 JP 2805974B2
Authority
JP
Japan
Prior art keywords
gate
drain
output mosfet
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2123807A
Other languages
Japanese (ja)
Other versions
JPH0420011A (en
Inventor
久和 宮島
幸男 飯高
周一郎 山口
武志 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2123807A priority Critical patent/JP2805974B2/en
Publication of JPH0420011A publication Critical patent/JPH0420011A/en
Application granted granted Critical
Publication of JP2805974B2 publication Critical patent/JP2805974B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、光結合方式を用いて入出力回路間を絶縁し
た光結合型のリレー回路に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optically coupled relay circuit in which an input / output circuit is insulated by using an optical coupling method.

[従来の技術] 第2図は従来の光結合型リレー回路を示す回路図であ
る。この回路にあっては、入力端子10a,10b間に接続さ
れた発光ダイオード1が発生する光信号を、フォトダイ
オードアレイ2が受光して光起電力を発生し、この光起
電力を抵抗9を介して出力用MOSFET3のゲート・ソース
間に印加するものである。出力用MOSFET3のゲート及び
ソースには、デプレッション型のJFETよりなる制御用ト
ランジスタ8のドレイン・ソース間が接続されており、
このトランジスタ8のゲート・ソース間は抵抗9の両端
に接続されている。また、出力用MOSFET3のゲート・ソ
ース間の電荷の蓄積時間の短縮のために、ドレイン・ゲ
ート間にダイオード6とフォトトランジスタ5の直列回
路よりなる高速化回路が接続されている。
[Prior Art] FIG. 2 is a circuit diagram showing a conventional optically coupled relay circuit. In this circuit, an optical signal generated by the light emitting diode 1 connected between the input terminals 10a and 10b is received by the photodiode array 2 to generate a photovoltaic power. This is applied between the gate and the source of the output MOSFET 3 through the gate. The gate and source of the output MOSFET 3 are connected between the drain and source of the control transistor 8 composed of a depletion-type JFET.
The gate and source of the transistor 8 are connected to both ends of the resistor 9. Further, in order to reduce the charge accumulation time between the gate and the source of the output MOSFET 3, a high-speed circuit composed of a series circuit of a diode 6 and a phototransistor 5 is connected between the drain and the gate.

この光結合型リレー回路において、発光ダイオード1
に入力信号が印加され、フォトダイオードアレイ2に光
起電力が発生すると、デプレッション型の制御トランジ
スタ8のドレイン・ソース間と抵抗9を介して光電流が
流れ、抵抗9の両端に電圧が発生する。この電圧により
制御トランジスタ8が高抵抗状態にバイアスされるの
で、出力用MOSFET3のゲート・ソース間にフォトダイオ
ードアレイ2の光起電力が印加されて出力用MOSFET3が
オン状態となる。この時、発光ダイオード1からの光信
号を受けて短絡状態となったフォトトランジスタ5を介
して出力用MOSFET3のドレインからゲートへ電荷が流れ
込み、出力用MOSFET3のオン時間を大幅に短縮する。ま
た、出力用MOSFET3がオン状態になると、ドレイン電流
がゲート電位よりも低くなるが、これによってゲートか
らドレインに電荷が流れようとするのをドレイン・ゲー
ト間のダイオード6が防いでいる。
In this optically coupled relay circuit, the light emitting diode 1
When a photoelectromotive force is generated in the photodiode array 2, a photocurrent flows between the drain and source of the depletion-type control transistor 8 and the resistor 9, and a voltage is generated across the resistor 9. . Since the control transistor 8 is biased to a high resistance state by this voltage, the photoelectromotive force of the photodiode array 2 is applied between the gate and the source of the output MOSFET 3, and the output MOSFET 3 is turned on. At this time, charge flows from the drain of the output MOSFET 3 to the gate via the phototransistor 5 which has been short-circuited by receiving the optical signal from the light emitting diode 1, and the ON time of the output MOSFET 3 is greatly reduced. Further, when the output MOSFET 3 is turned on, the drain current becomes lower than the gate potential, thereby preventing the charge from flowing from the gate to the drain by the diode 6 between the drain and the gate.

次に、発光ダイオード1への入力信号が遮断される
と、フォトダイオードアレイ2の光起電力が消失し、抵
抗9の両端電圧が消失するので、デプレッション型の制
御トランジスタ8はオン状態に戻る。また、これと同時
にフォトトランジスタ5がオフ状態となるので、出力用
MOSFET3のゲート・ソース間の蓄積電荷は制御トランジ
スタ8を介して放電され、出力用MOSFET3はオフ状態と
なる。
Next, when the input signal to the light emitting diode 1 is cut off, the photoelectromotive force of the photodiode array 2 disappears, and the voltage across the resistor 9 disappears, so that the depression type control transistor 8 returns to the on state. At the same time, the phototransistor 5 is turned off, so that the output
The accumulated charge between the gate and the source of the MOSFET 3 is discharged via the control transistor 8, and the output MOSFET 3 is turned off.

[発明が解決しようとする課題] 一般に、半導体リレーはオン・オフ時のスイッチング
速度の高速性が要求されており、出力端子間にMOSを用
いた半導体リレーのスイッチング速度は、MOSのゲート
・ソース間電荷の充電・放電時間に大きく依存してい
る。この為、第2図に示す従来回路にあっては、オン時
に出力用MOSFET3のドレイン・ゲート間のフォトトラン
ジスタ5に光信号が印加されることによってドレイン・
ゲート間が短絡状態になり、ドレインからゲートに電荷
が流れ込むため、ドレイン・ゲート間に回路がないリレ
ーと比べるとオン時間は大幅に短縮されている。その反
面、フォトトランジスタ5は光信号が遮断されてからコ
レクタ・エミッタ間が開放するまでの応答が遅いため、
オフ時に出力用MOSFET3のドレインからゲートに電荷が
流れ込んでしまい、ドレイン・ゲート間に回路がないリ
レーと比べるとオフ時間は大きく遅れてしまうという問
題があった。
[Problems to be Solved by the Invention] Generally, a semiconductor relay is required to have a high switching speed at the time of ON / OFF, and the switching speed of a semiconductor relay using a MOS between output terminals is determined by the gate / source of the MOS. It greatly depends on the charge / discharge time of the inter-charge. For this reason, in the conventional circuit shown in FIG. 2, when an optical signal is applied to the phototransistor 5 between the drain and the gate of the output MOSFET 3 at the time of ON, the drain and the drain are applied.
Since the gate is short-circuited and charge flows from the drain to the gate, the on-time is significantly reduced as compared with a relay having no circuit between the drain and the gate. On the other hand, the response of the phototransistor 5 from when the optical signal is cut off to when the collector and the emitter are opened is slow.
At the time of off, charge flows from the drain of the output MOSFET 3 to the gate, and there is a problem that the off time is greatly delayed as compared with a relay having no circuit between the drain and the gate.

本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、前記従来回路のオン時の高速
性を生かしつつ、オフ時間の短縮が図れる光結合型のリ
レー回路を提供することにある。
The present invention has been made in view of such a point,
It is an object of the present invention to provide an optically-coupled relay circuit capable of shortening an off-time while utilizing a high-speed operation of the conventional circuit at an on-time.

[課題を解決するための手段] 本発明に係る光結合型リレー回路にあっては、上記課
題を解決するため、第1図に示すように、入力信号に応
答して光信号を発生する発光ダイオード1と、発光ダイ
オード1の光信号を受光するように配置したフォトダイ
オードアレイ2と、フォトダイオードアレイ2の光起電
力をゲート・ソース間に印加されてドレイン・ソース間
の導通状態と非導通状態が切り替わる出力用のMOSFET3
と、出力用MOSFET3のゲート・ソース間の蓄積電荷の放
電径路を形成する制御回路4とを備えた光結合型リレー
回路において、前記出力用MOSFET3のドレイン・ゲート
間に、前記発光ダイオード1の光信号を受光するように
配置したフォトトランジスタ5と逆流阻止用ダイオード
6よりなる直列回路を接続するとともに、前記出力用MO
SFET3のオフ時に前記フォトトランジスタ5が完全に開
放するまで出力用MOSFET3のドレイン・ゲート間を開放
する定電圧素子7を前記直列回路に挿入したことを特徴
とするものである。
[Means for Solving the Problems] In an optically coupled relay circuit according to the present invention, in order to solve the above problems, as shown in FIG. 1, light emission for generating an optical signal in response to an input signal is provided. A diode 1, a photodiode array 2 arranged to receive an optical signal of the light emitting diode 1, and a photo-electromotive force of the photodiode array 2 applied between a gate and a source to make a conductive state and a non-conductive state between a drain and a source. Output switching MOSFET3
And a control circuit 4 for forming a discharge path for accumulated charges between the gate and source of the output MOSFET 3, wherein the light of the light emitting diode 1 is disposed between the drain and gate of the output MOSFET 3. A series circuit consisting of a phototransistor 5 arranged to receive signals and a backflow preventing diode 6 is connected, and the output MO
A constant voltage element 7 for opening the drain-gate of the output MOSFET 3 until the phototransistor 5 is completely opened when the SFET 3 is turned off is inserted in the series circuit.

[作 用] 本発明にあっては、出力用MOSFET3のドレイン・ゲー
ト間に接続したダイオード6とフォトトランジスタ5の
直列回路に、しきい値の高い定電圧素子7を介在したた
め、光信号が遮断されてから出力用MOSFET3のドレイン
・ゲート間電圧が定電圧素子7のしきい値電圧に至るま
での間は、出力用MOSFET3のドレイン・ゲート間は完全
に開放状態であり、フォトトランジスタ5のコレクタ・
エミッタ間が開放するまでの応答の遅れをこれによりカ
バーして、より速いオフ時間を実現する。
[Operation] In the present invention, since a constant-voltage element 7 having a high threshold is interposed in a series circuit of the diode 6 and the phototransistor 5 connected between the drain and the gate of the output MOSFET 3, an optical signal is cut off. Between the time when the voltage between the drain and the gate of the output MOSFET 3 reaches the threshold voltage of the constant voltage element 7, the voltage between the drain and the gate of the output MOSFET 3 is completely open.・
This covers the delay in response before the emitter is opened, thereby achieving a faster off-time.

[実施例] 第1図は本発明の一実施例を示す回路図で、発光ダイ
オード1は入力端子10a,10b間に接続され、フォトダイ
オードアレイ2及びフォトトランジスタ5と光結合され
ており、フォトダイオードアレイ2の正極は出力用MOSF
ET3のゲートに、負極は抵抗9を介してMOSFET3のソース
にそれぞれ接続されている。出力用MOSFET3のゲートに
は、デプレッション型のJFETよりなるノーマリ・オン型
の制御用トランジスタ8のドレインが接続され、この制
御用トランジスタ8のソースは出力用MOSFET3のソース
に、ゲートはフォトダイオードアレイ2の負極に接続さ
れている。出力用MOSFET3のドレインは一方の出力端子1
1aに、ソースは他方の出力端子11bに接続され、出力端
子11a,11b間には直流電源12と負荷13との直列回路が接
続されている。また、出力用MOSFET3のドレインには、
ダイオード6のアノードが接続され、ダイオード6のカ
ソードには、ドレインとゲートを短絡した定電圧素子7
としてのMOSFETのドレイン側が接続されている。定電圧
素子7のソース側は、フォトトランジスタ5のコレクタ
と接続され、フォトトランジスタ5のエミッタは、出力
用MOSFET3のゲートと接続されている。
Embodiment FIG. 1 is a circuit diagram showing an embodiment of the present invention, in which a light emitting diode 1 is connected between input terminals 10a and 10b, and is optically coupled to a photodiode array 2 and a phototransistor 5. The positive electrode of the diode array 2 is an output MOSF
The gate of ET3 and the negative electrode are connected to the source of MOSFET3 via a resistor 9, respectively. The gate of the output MOSFET 3 is connected to the drain of a normally-on type control transistor 8 composed of a depletion type JFET. The source of the control transistor 8 is connected to the source of the output MOSFET 3 and the gate is connected to the photodiode array 2. Is connected to the negative electrode. The drain of output MOSFET 3 is connected to one output terminal 1
In 1a, the source is connected to the other output terminal 11b, and a series circuit of a DC power supply 12 and a load 13 is connected between the output terminals 11a and 11b. Also, the drain of the output MOSFET 3
The anode of the diode 6 is connected, and the cathode of the diode 6 has a constant voltage element 7 having a drain and a gate short-circuited.
The drain side of the MOSFET is connected. The source side of the constant voltage element 7 is connected to the collector of the phototransistor 5, and the emitter of the phototransistor 5 is connected to the gate of the output MOSFET 3.

次に、上記実施例の動作を説明する。まず、入力端子
10a,10b間に入力信号が通電されると、発光ダイオード
1が光信号を発生し、この光信号をフォトダイオードア
レイ2が受光し、光起電力を発生する。この光起電力に
よってデプレッション型の制御トランジスタ8のドレイ
ン・ソース間と抵抗9を介して光電流が流れ、抵抗9の
両端に電圧が発生する。
Next, the operation of the above embodiment will be described. First, the input terminal
When an input signal is applied between 10a and 10b, the light emitting diode 1 generates an optical signal, and the photodiode array 2 receives the optical signal, and generates a photoelectromotive force. This photoelectromotive force causes a photocurrent to flow between the drain and source of the depletion type control transistor 8 and the resistor 9, and a voltage is generated across the resistor 9.

この電圧により、制御用トランジスタ8が高抵抗状態
にバイアスされるので、出力用MOSFET3のゲート・ソー
ス間にフォトダイオードアレイ2の光起電力が印加され
る。一方、発光ダイオード1からの光信号をフォトトラ
ンジスタ5が受光することにより、出力用MOSFET3のド
レイン・ゲート間が短絡状態になり、ドレイン・ゲート
間電圧が定電圧素子7のしきい値電圧に至るまで、ドレ
インからゲートへと電荷が流れ込み、フォトダイオード
アレイ2からの光起電力と合わせて、急速に出力用MOSF
ET3がオン状態に至る。
This voltage biases the control transistor 8 to a high resistance state, so that the photovoltaic power of the photodiode array 2 is applied between the gate and the source of the output MOSFET 3. On the other hand, when the phototransistor 5 receives the optical signal from the light emitting diode 1, the drain-gate of the output MOSFET 3 is short-circuited, and the drain-gate voltage reaches the threshold voltage of the constant voltage element 7. Until the charge flows from the drain to the gate, and together with the photovoltaic power from the photodiode array 2, the output MOSF
ET3 is turned on.

入力端子10a,10b間への入力信号が遮断されると、フ
ォトダイオードアレイ2の端子間の光起電力が消滅し、
制御用トランジスタ8がオン状態となり、これを介して
出力用MOSFET3のゲート・ソース間電荷が放電する。
When the input signal between the input terminals 10a and 10b is cut off, the photoelectromotive force between the terminals of the photodiode array 2 disappears,
The control transistor 8 is turned on, through which the charge between the gate and source of the output MOSFET 3 is discharged.

一方、フォトトランジスタ5はオフ時の応答速度が遅
いため、入力信号が遮断された後も通電状態が存在する
が、出力用MOSFET3のドレイン・ゲート間電圧が定電圧
素子7のしきい値電圧以上になるまでは、定電圧素子7
は開放している。また、出力用MOSFET3のドレイン・ゲ
ート間電圧が定電圧素子7のしきい値電圧以上になる時
には、フォトトランジスタ5は殆ど開放しているため、
オフ時の出力用MOSFET3のドレインからゲートへの電荷
の流れは最小限に食い止められ、急速にオフ状態へ至
る。
On the other hand, since the response speed of the phototransistor 5 when turned off is slow, an energized state exists even after the input signal is cut off, but the drain-gate voltage of the output MOSFET 3 is higher than the threshold voltage of the constant voltage element 7. Until the constant voltage element 7
Is open. When the drain-gate voltage of the output MOSFET 3 becomes equal to or higher than the threshold voltage of the constant voltage element 7, the phototransistor 5 is almost open.
The flow of electric charge from the drain to the gate of the output MOSFET 3 at the time of off is minimized, and the output MOSFET 3 is rapidly turned off.

なお、上記実施例においては、出力用MOSFET3のゲー
ト・ソース間の蓄積電荷の放電径路を形成する制御回路
4を制御用トランジスタ8と抵抗9で構成したが、これ
に限定されるものでないのは勿論である。
In the above embodiment, the control circuit 4 for forming the discharge path of the accumulated charge between the gate and the source of the output MOSFET 3 is constituted by the control transistor 8 and the resistor 9. However, the present invention is not limited to this. Of course.

[発明の効果] 本発明にあっては、出力用MOSFETのドレイン・ソース
間のダイオードとフォトトランジスタよりなるオン時間
の高速化回路に定電圧素子を挿入することにより、オフ
時の出力用MOSFETのドレインからゲートへの電荷の漏れ
を防ぐことができ、オフ時間を短縮できる。従って、本
発明によれば、前記従来回路のオン時の高速性を生かし
つつ、オフ時間を短縮できる光結合型リレー回路が得ら
れる。
[Effects of the Invention] In the present invention, a constant-voltage element is inserted into a high-speed on-time circuit composed of a diode and a phototransistor between a drain and a source of an output MOSFET, whereby the output MOSFET is turned off. Leakage of charge from the drain to the gate can be prevented, and the off time can be reduced. Therefore, according to the present invention, it is possible to obtain an optically coupled relay circuit capable of shortening the off-time while utilizing the high-speed operation of the conventional circuit when it is on.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例を示す回路図、第2図は従来
例を示す回路図である。 1……発光ダイオード、2……フォトダイオードアレ
イ、3……出力用MOSFET、4……制御用トランジスタ、
5……フォトトランジスタ、6……ダイオード、7……
定電圧素子。
FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional example. 1 ... light-emitting diode, 2 ... photodiode array, 3 ... output MOSFET, 4 ... control transistor,
5 ... Phototransistor, 6 ... Diode, 7 ...
Constant voltage element.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 武志 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平3−297219(JP,A) 特開 平2−292912(JP,A) 特開 平2−7478(JP,A) 特開 平2−20119(JP,A) (58)調査した分野(Int.Cl.6,DB名) H03K 17/00 - 17/98────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Takeshi Matsumoto 1048 Odakadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Works, Ltd. (56) References JP-A-3-297219 (JP, A) JP-A-2-292912 (JP, A) JP-A-2-7478 (JP, A) JP-A-2-20119 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H03K 17/00-17 / 98

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力信号に応答して光信号を発生する発光
ダイオートと、発光ダイオードの光信号を受光するよう
に配置したフォトダイオードアレイと、フォトダイオー
ドアレイの光起電力をゲート・ソース間に印加されてド
レイン・ソース間の導通状態と非導通状態が切り替わる
出力用のMOSFETと、出力用MOSFETのゲート・ソース間の
蓄積電荷の放電径路を形成する制御回路とを備えた光結
合型リレー回路において、前記出力用MOSFETのドレイン
・ゲート間に、前記発光ダイオードの光信号を受光する
ように配置したフォトトランジスタと逆流阻止用ダイオ
ードよりなる直列回路を接続するとともに、前記出力用
MOSFETのオフ時に前記フォトトランジスタが完全に開放
するまで出力用MOSFETのドレイン・ゲート間を開放する
定電圧素子を前記直列回路に挿入したことを特徴とする
光結合型リレー回路。
1. A light emitting diode which generates an optical signal in response to an input signal, a photodiode array arranged to receive an optical signal of the light emitting diode, and a photoelectromotive force of the photodiode array is applied between a gate and a source. An optically coupled relay circuit comprising: an output MOSFET that is switched between a conductive state and a nonconductive state between a drain and a source when applied; and a control circuit that forms a discharge path of accumulated charge between the gate and the source of the output MOSFET. A series circuit comprising a phototransistor arranged to receive the light signal of the light emitting diode and a reverse current blocking diode is connected between the drain and the gate of the output MOSFET;
An optically coupled relay circuit, wherein a constant voltage element for opening the drain and gate of the output MOSFET is inserted into the series circuit until the phototransistor is completely opened when the MOSFET is turned off.
JP2123807A 1990-05-14 1990-05-14 Optically coupled relay circuit Expired - Fee Related JP2805974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2123807A JP2805974B2 (en) 1990-05-14 1990-05-14 Optically coupled relay circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2123807A JP2805974B2 (en) 1990-05-14 1990-05-14 Optically coupled relay circuit

Publications (2)

Publication Number Publication Date
JPH0420011A JPH0420011A (en) 1992-01-23
JP2805974B2 true JP2805974B2 (en) 1998-09-30

Family

ID=14869817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2123807A Expired - Fee Related JP2805974B2 (en) 1990-05-14 1990-05-14 Optically coupled relay circuit

Country Status (1)

Country Link
JP (1) JP2805974B2 (en)

Also Published As

Publication number Publication date
JPH0420011A (en) 1992-01-23

Similar Documents

Publication Publication Date Title
EP0398246B1 (en) Photocoupler apparatus capable of shortening switching time of output contact
EP0226395B1 (en) Solid state relay having a thyristor discharge circuit
JP2805974B2 (en) Optically coupled relay circuit
JP2521663B2 (en) Semiconductor relay circuit
JP2932782B2 (en) Semiconductor relay circuit
JPH10308529A (en) Semiconductor relay
JPH06181431A (en) Solid-state relay
JP2743874B2 (en) Solid state relay
JP2847908B2 (en) Solid state relay
JP2757438B2 (en) Optically coupled relay circuit
JPH05243949A (en) Solid state relay
JP2731654B2 (en) Optically coupled relay circuit
JP2919108B2 (en) Optically coupled relay circuit
JP3451810B2 (en) Optically coupled semiconductor relay
JPH06177736A (en) Solid-state relay
JP2002026710A (en) Switching circuit, relay circuit and its drive method
JPH0290720A (en) Semiconductor relay circuit
JP2731655B2 (en) Optically coupled relay circuit
EP1152532A2 (en) Mos-gated photo-coupled relay having a reduced turn-on time
JPH10215159A (en) Semiconductor relay
JP2000049582A (en) Semiconductor relay
JPH05206819A (en) Semiconductor relay
JPH06164354A (en) Semiconductor relay
JPH03297219A (en) Optical coupling type relay circuit
JPH04324711A (en) Semiconductor relay circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees