JPH0677798A - Delay type semiconductor relay - Google Patents

Delay type semiconductor relay

Info

Publication number
JPH0677798A
JPH0677798A JP4226640A JP22664092A JPH0677798A JP H0677798 A JPH0677798 A JP H0677798A JP 4226640 A JP4226640 A JP 4226640A JP 22664092 A JP22664092 A JP 22664092A JP H0677798 A JPH0677798 A JP H0677798A
Authority
JP
Japan
Prior art keywords
resistor
switch element
package
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4226640A
Other languages
Japanese (ja)
Inventor
Yasunori Miyamoto
靖典 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4226640A priority Critical patent/JPH0677798A/en
Publication of JPH0677798A publication Critical patent/JPH0677798A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To set the delay time to an optimum value in accordance with the classification and the use condition of a load. CONSTITUTION:A light emitting element 1 and a photoelectric element 2 face opposite to each other. An auxiliary switch element 4 consisting of a depletion MOSFET which has the gate and the drain connected is provided between both ends of the photoelectric element 2. A variable resistance VR1 is connected between the gate and the source of the auxiliary switch element 4. A variable resistance VR2 is connected in series between the drain and the source of the auxiliary switch element 4, and this series circuit is connected between the gate and the source of a main switch element 3 consisting of a MOSFET. Since variable resistances VR1 and VR2 are inserted to the charging route and the discharging route of the capacity component of the main switch element 3, the rising period of time the falling period of time of the main switch element 3 can be controlled in accordance with the load.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、発光素子と光電素子と
を光結合し、光電素子の出力によってMOSFETより
なるスイッチ素子をオン・オフさせる遅延型半導体リレ
ーに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a delay type semiconductor relay in which a light emitting element and a photoelectric element are optically coupled to each other and a switch element composed of a MOSFET is turned on / off by the output of the photoelectric element.

【0002】[0002]

【従来の技術】従来より、この種の半導体リレーとし
て、図7に示すように、発光ダイオードのような発光素
子1と、フォトダイオードや太陽電池などを複数個直列
に接続した光電素子2とを対置し、光電素子2の光起電
力を用いて主スイッチ素子3をオン・オフさせる構成の
ものが提案されている。主スイッチ素子3はMOSFE
Tよりなる2個のスイッチ素子Q1 ,Q2 のソース同士
を接続して、各スイッチ素子Q1 ,Q2 のドレインを出
力端子Toとするように接続されている。すなわち、両
出力端子Toの間で通電方向に方向性が生じないよう
に、2個のスイッチ素子Q1 ,Q2 を対称に接続してい
るのである。
2. Description of the Related Art Conventionally, as a semiconductor relay of this type, as shown in FIG. 7, a light emitting element 1 such as a light emitting diode and a photoelectric element 2 in which a plurality of photodiodes, solar cells and the like are connected in series are provided. There has been proposed a configuration in which the main switch element 3 is turned on / off by using the photovoltaic power of the photoelectric element 2 in a pair. Main switch element 3 is MOSFE
The sources of two switch elements Q 1 and Q 2 made of T are connected to each other, and the drains of the switch elements Q 1 and Q 2 are connected to serve as an output terminal To. That is, the two switch elements Q 1 and Q 2 are symmetrically connected so that no directivity occurs in the energization direction between the output terminals To.

【0003】ところで、主スイッチ素子3のゲート・ソ
ース間には、光電素子2と2個の抵抗R1 ,R2 の直列
回路が接続される。また、両抵抗R1 ,R2 の接続点と
光電素子2の正極との間にはデプレッション型のMOS
FETよりなる補助スイッチ素子4のドレイン・ソース
間が接続される。抵抗R1 は補助スイッチ素子4のゲー
ト・ソース間に接続されているのであって、抵抗R1
両端電圧によって補助スイッチ素子4にゲート電圧を与
えるようになっている。
By the way, a series circuit of a photoelectric element 2 and two resistors R 1 and R 2 is connected between the gate and source of the main switching element 3. Further, a depletion type MOS is provided between the connection point of the resistors R 1 and R 2 and the positive electrode of the photoelectric element 2.
The drain and source of the auxiliary switch element 4 composed of an FET are connected. The resistor R 1 is connected between the gate and the source of the auxiliary switch element 4, and the gate voltage is applied to the auxiliary switch element 4 by the voltage across the resistor R 1 .

【0004】このような接続関係では、発光素子1の両
端に接続された入力端子Tiに通電して発光素子1を点
灯させると、光電素子2の起電力によって補助スイッチ
素子4に電流が流れ、抵抗R1 の両端電圧によって補助
スイッチ素子4にゲート電圧が印加されることにより補
助スイッチ素子4はオフになり、主スイッチ素子3に光
電素子2の光起電力によるゲート電圧が印加されて主ス
イッチ素子3がオンになるのである。ここに、主スイッ
チ素子3はエンハンスメント型のMOSFETにより構
成されているものとする。
In such a connection relationship, when the light emitting element 1 is lit by energizing the input terminals Ti connected to both ends of the light emitting element 1, a current flows through the auxiliary switch element 4 due to the electromotive force of the photoelectric element 2. When the gate voltage is applied to the auxiliary switch element 4 by the voltage across the resistor R 1, the auxiliary switch element 4 is turned off, and the main switch element 3 is applied with the gate voltage due to the photovoltaic power of the photoelectric element 2 and the main switch element 3 is turned on. The element 3 is turned on. Here, the main switch element 3 is assumed to be configured by an enhancement type MOSFET.

【0005】ところで、主スイッチ素子3および補助ス
イッチ素子4はMOSFETにより構成されているか
ら、ゲート・ソース間に容量成分が存在している。ま
た、主スイッチ素子3は補助スイッチ素子4に比較して
扱う電力が大きいから容量成分も大きいものである。し
たがって、光電素子2から起電力が得られて抵抗R1
通して電流が流れると、まず補助スイッチ素子4の容量
成分が抵抗R1 を通して充電されてゲート・ソース間の
電位が上昇し、この電位の上昇につれて補助スイッチ素
子4のドレイン・ソース間がオフ方向に移行することに
なる。補助スイッチ4のドレイン・ソース間のインピー
ダンスが十分に高くなると、主スイッチ素子3のゲート
・ソース間にも電流が流れ出し、両抵抗R1 ,R2 を通
して主スイッチ素子3のゲート・ソース間の容量成分が
充電されることになる。したがって、主スイッチ素子3
は、ゲート・ソース間の電位の上昇に伴ってオン方向に
移行する。ゲート・ソース間の容量成分が十分に充電さ
れると、主スイッチ素子3は完全にオン状態になる。主
スイッチ素子3がオンである期間には、抵抗R1 の両端
に生じる電圧によって補助スイッチ素子4にゲート電圧
が印加され、補助スイッチ素子4はオフ状態に保たれ
る。
By the way, since the main switch element 3 and the auxiliary switch element 4 are composed of MOSFETs, a capacitance component exists between the gate and the source. Further, since the main switch element 3 handles a larger amount of electric power than the auxiliary switch element 4, it also has a large capacitance component. Therefore, when an electromotive force is obtained from the photoelectric element 2 and a current flows through the resistor R 1 , the capacitance component of the auxiliary switch element 4 is first charged through the resistor R 1 and the potential between the gate and the source rises. As the temperature rises, the drain-source of the auxiliary switch element 4 shifts to the off direction. When the impedance between the drain and source of the auxiliary switch 4 becomes sufficiently high, a current also flows between the gate and source of the main switch element 3, and the capacitance between the gate and source of the main switch element 3 is passed through both resistors R 1 and R 2. The ingredients will be charged. Therefore, the main switching element 3
Shifts to the ON direction as the potential between the gate and the source rises. When the capacitance component between the gate and the source is sufficiently charged, the main switch element 3 is completely turned on. While the main switch element 3 is on, the gate voltage is applied to the auxiliary switch element 4 by the voltage generated across the resistor R 1 , and the auxiliary switch element 4 is kept in the off state.

【0006】一方、発光素子1を消灯させると、光電素
子2から起電力が発生しなくなり、抵抗R1 の両端に電
圧が生じなくなるから、補助スイッチ素子4のゲート・
ソース間の容量成分による残留電荷は抵抗R1 を通して
放電される。残留電荷が放電されると補助スイッチ素子
4はオンになり、以後、主スイッチ素子3のゲート・ソ
ース間の容量成分による残留電荷は補助スイッチ素子4
および抵抗R2 を通して放電される。したがって、主ス
イッチ素子3は残留電荷の放電が進む間にオフ方向に移
行し、十分に放電されると主スイッチ素子3は完全にオ
フになる。
On the other hand, when the light emitting element 1 is turned off, no electromotive force is generated from the photoelectric element 2 and no voltage is generated across the resistor R 1.
The residual charge due to the capacitive component between the sources is discharged through the resistor R 1 . When the residual charge is discharged, the auxiliary switch element 4 is turned on, and thereafter, the residual charge due to the capacitance component between the gate and the source of the main switch element 3 is reduced to the auxiliary switch element 4.
And discharged through resistor R 2 . Therefore, the main switch element 3 shifts to the off direction while the residual charge is discharged, and when fully discharged, the main switch element 3 is completely turned off.

【0007】要するに、図8(a)に示すように発光素
子1が時刻t1 で点灯してから主スイッチ素子3が完全
にオン状態になるまでの間には、図8(b)のような時
間遅れ(以後、オン遅延時間Tonと呼ぶ)があり、オン
遅延時間Tonのうち補助スイッチ素子4がオフになって
からの立ち上がり期間Trに、主スイッチ素子3はオフ
からオン方向に移行するのである。また、図8(a)に
示すように発光素子1が時刻t2 で消灯してから主スイ
ッチ素子3が完全にオフ状態になるまでの間には、図8
(b)のような時間遅れ(以後、オフ遅延時間Toff と
呼ぶ)があり、オフ遅延時間Toff のうち補助スイッチ
素子4がオンになってからの立ち下がり期間Tfに、主
スイッチ素子3はオンからオフ方向に移行するのであ
る。
In short, as shown in FIG. 8 (a), from the time when the light emitting element 1 is turned on at the time t 1 until the main switch element 3 is completely turned on, as shown in FIG. 8 (b). There is a certain time delay (hereinafter referred to as ON delay time Ton), and the main switching device 3 shifts from OFF to ON in the rising period Tr after the auxiliary switching device 4 is turned OFF in the ON delay time Ton. Of. Further, as shown in FIG. 8A, when the light emitting element 1 is turned off at time t 2 and the main switching element 3 is completely turned off,
There is a time delay (hereinafter referred to as OFF delay time Toff) as shown in (b), and the main switch element 3 is turned on during the falling period Tf after the auxiliary switch element 4 is turned on in the off delay time Toff. From the off direction.

【0008】このように、オン、オフについて立ち上が
り期間Trと立ち下がり期間Tfとがあり、この期間に
は主スイッチ素子3の両端間のインピーダンスが徐々に
変化するから、出力端子Toに接続される負荷に突入電
流が流れたり逆起電圧が生じたりするのを抑制するよう
な用途に利用できる可能性がある。
As described above, there is a rising period Tr and a falling period Tf for turning on and off, and the impedance between both ends of the main switching element 3 gradually changes during this period, so that the main switching device 3 is connected to the output terminal To. There is a possibility that it can be used for applications such as suppressing the inrush current flowing in the load and the occurrence of back electromotive force.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、突入電
流や逆起電圧は、負荷の種類や使用条件によって変化す
るから、負荷の種類や負荷の電力容量に応じて抵抗
1 ,R2 の値を変えることが必要になり、上述した従
来構成ものをこの用途に用いようとすれば、生産段階で
負荷に合わせて抵抗値を設定することになるものである
から、負荷の種類や使用条件に応じて一品ごとに抵抗値
を設定しなければならず、品種管理が面倒になるという
問題がある。また、多品種を用意するとしても、抵抗R
1 ,R2 の値は複数段階に設定することしかできないか
ら、負荷の種類や使用条件に応じて最適値にもっとも近
い遅延時間を有するものを選択することしかできず、結
局は十分に目的が達成できないという問題がある。
However, since the inrush current and the back electromotive voltage change depending on the type of load and the operating conditions, the values of the resistors R 1 and R 2 should be changed according to the type of load and the power capacity of the load. It is necessary to change it, and if the conventional structure described above is used for this purpose, the resistance value will be set according to the load at the production stage. Therefore, the resistance value must be set for each product, and there is a problem that product type management becomes troublesome. Even if many kinds are prepared, the resistance R
Since the values of 1 and R 2 can only be set in multiple stages, it is only possible to select the one with the delay time closest to the optimum value according to the type of load and the operating conditions, and in the end, the purpose is sufficient. There is a problem that cannot be achieved.

【0010】本発明は上記問題点の解決を目的とするも
のであり、負荷の種類や使用条件に応じて遅延時間を最
適値に設定できるようにした遅延型半導体リレーを提供
しようとするものである。
An object of the present invention is to solve the above-mentioned problems, and it is an object of the present invention to provide a delay type semiconductor relay in which the delay time can be set to an optimum value according to the type of load and the operating conditions. is there.

【0011】[0011]

【課題を解決するための手段】請求項1の発明では、上
記目的を達成するために、対置された発光素子および光
電素子と、MOSFETよりなり光電素子の光起電力が
ゲート・ソース間に印加されることによって発光素子の
点灯・消灯に応じてオン・オフされる主スイッチ素子
と、光電素子の両端間にゲート・ドレイン間が接続され
たデプレッション型のMOSFETよりなる補助スイッ
チ素子と、補助スイッチ素子のゲート・ソース間に接続
された第1の時間設定用抵抗と、補助スイッチ素子のド
レイン・ソース間との直列回路が主スイッチ素子のゲー
ト・ソース間に接続された第2の時間設定用抵抗とをパ
ッケージ内に備え、第1の時間設定用抵抗および第2の
時間設定用抵抗は可変抵抗であって調節つまみがパッケ
ージの外面に露出しているのである。
According to the invention of claim 1, in order to achieve the above-mentioned object, a photovoltaic device composed of a light-emitting element and a photoelectric element arranged in opposition and a MOSFET is applied between a gate and a source. The main switch element that is turned on / off according to lighting or extinction of the light emitting element, the auxiliary switch element composed of a depletion type MOSFET in which the gate and the drain are connected between both ends of the photoelectric element, and the auxiliary switch. A first time setting resistor connected between the gate and source of the element and a series circuit between the drain and source of the auxiliary switching element connected between the gate and source of the main switching element for the second time setting A resistor is provided inside the package, and the first time setting resistor and the second time setting resistor are variable resistors and the adjustment knob is exposed to the outer surface of the package. Is are you.

【0012】請求項2の発明では、第1の時間設定用抵
抗は固定抵抗である第1の抵抗と可変抵抗である第2の
抵抗との直列回路であって、発光素子、光電素子、補助
スイッチ素子、第1の抵抗を収納した第1のパッケージ
と、主スイッチ素子を収納した第2のパッケージと、第
2の抵抗および第2の時間設定用抵抗とを収納した第3
のパッケージとを備え、第2の抵抗および第2の時間設
定用抵抗の調節つまみが第3のパッケージの外面に露出
しているのである。
In a second aspect of the invention, the first time setting resistor is a series circuit of a first resistor which is a fixed resistor and a second resistor which is a variable resistor, and comprises a light emitting element, a photoelectric element and an auxiliary element. A third package containing a first package containing a switch element and a first resistor, a second package containing a main switch element, a second resistor and a second time setting resistor.
And the adjustment knobs for the second resistance and the second time setting resistance are exposed on the outer surface of the third package.

【0013】[0013]

【作用】請求項1の構成では、遅延時間を決定する時間
設定用抵抗をそれぞれ可変抵抗と、各可変抵抗の調節つ
まみをパッケージの外面に露出させているので、負荷の
種類や使用条件に合うように遅延時間を最適値に調節す
ることができ、突入電流や逆起電圧を抑制することがで
きるのである。
According to the first aspect of the invention, the time setting resistors for determining the delay time are variable resistors and the adjusting knobs of the variable resistors are exposed on the outer surface of the package. Thus, the delay time can be adjusted to the optimum value, and the inrush current and the counter electromotive voltage can be suppressed.

【0014】請求項2の構成では、第1の時間設定用抵
抗を固定抵抗である第1の抵抗と可変抵抗である第2の
抵抗との直列回路とし、発光素子、光電素子、補助スイ
ッチ素子、第1の抵抗を第1のパッケージに収納し、主
スイッチ素子を第2のパッケージに収納し、第2の抵抗
と第2の時間設定用抵抗とを第3のパッケージに収納し
ているので、3つのパッケージを用いて請求項1の構成
のような接続関係で接続すれば遅延動作が可能になり、
第1のパッケージと第2のパッケージとのみを用いれば
遅延動作を行わない半導体リレーとして使用することが
可能になるのである。すなわち、3種類のパッケージの
組み合わせによって、複数種類の使用方法が可能にな
り、使用用途が拡大するのである。また、故障時には全
体を交換するのではなく、一部のパッケージを交換すれ
ばよいから、従来構成に比較して交換費用が低減される
ものである。
According to another aspect of the present invention, the first time setting resistor is a series circuit of the first resistor which is a fixed resistor and the second resistor which is a variable resistor, and the light emitting element, the photoelectric element, and the auxiliary switch element. , The first resistor is housed in the first package, the main switch element is housed in the second package, and the second resistor and the second time setting resistor are housed in the third package. If three packages are used and connected in the connection relationship as defined in claim 1, delay operation becomes possible,
If only the first package and the second package are used, it can be used as a semiconductor relay that does not perform delay operation. That is, a combination of three types of packages enables a plurality of types of usage methods, and the usage applications are expanded. Further, when a failure occurs, a part of the package may be replaced instead of replacing the whole package, so that the replacement cost is reduced as compared with the conventional configuration.

【0015】[0015]

【実施例】(実施例1)本実施例は、図1に示すよう
に、図7に示した従来構成の抵抗R1 ,R2 をそれぞれ
可変抵抗VR1 ,VR2 に置き換えたものである。図7
の従来構成では、主スイッチ素子3の立ち上がり期間T
rは抵抗R1 と抵抗R2 とにより決定され、また主スイ
ッチ素子3の立ち下がり期間Tdは抵抗R2 によって決
定されていたから、抵抗R1 ,R2 を可変抵抗VR1
VR2 に置き換えた本実施例では、可変抵抗VR1 ,V
2 を調節することによって、立ち上がり期間Trおよ
び立ち下がり期間Tdを調節することができる。
(Embodiment 1) In this embodiment, as shown in FIG. 1, the resistors R 1 and R 2 of the conventional configuration shown in FIG. 7 are replaced by variable resistors VR 1 and VR 2 , respectively. . Figure 7
In the conventional configuration, the rising period T of the main switch element 3 is
Since r is determined by the resistances R 1 and R 2, and the falling period Td of the main switch element 3 is determined by the resistance R 2 , the resistances R 1 and R 2 are set to the variable resistances VR 1 ,
In this embodiment, which is replaced with VR 2 , variable resistors VR 1 , V
By adjusting R 2 , the rising period Tr and the falling period Td can be adjusted.

【0016】すなわち、図2(a)に示すような信号が
発光素子1に入力されて、発光素子1が点灯(ON)・
消灯(OFF)したときに、主スイッチ素子3が図2
(b)に示す動作をするように可変抵抗VR1 ,VR2
が設定されているものとする。ここで、可変抵抗VR1
の抵抗値を大きくすれば、図2(c)のように立ち上が
り期間Trが長くなり、可変抵抗VR2 の抵抗値を大き
くすれば、図2(d)のように立ち下がり期間Tdが長
くなるのである。
That is, a signal as shown in FIG. 2A is input to the light emitting element 1, and the light emitting element 1 is turned on (ON).
When turned off (OFF), the main switch element 3 is shown in FIG.
The variable resistors VR 1 and VR 2 are operated so as to perform the operation shown in (b).
Is set. Here, the variable resistor VR 1
If the resistance value of is increased, the rising period Tr becomes longer as shown in FIG. 2C, and if the resistance value of the variable resistor VR 2 is increased, the falling period Td becomes longer as shown in FIG. 2D. Of.

【0017】このようにして立ち上がり期間Trおよび
立ち下がり期間Tdを調節すれば、突入電流や逆起電圧
を抑制することが可能になる。ここにおいて、突入電流
や逆起電圧を抑制するように立ち上がり期間Trおよび
立ち下がり期間Tdを設定する際には、オシロスコープ
などで負荷電流の波形を確認しながら可変抵抗VR1
VR2 を調節すればよい。このような回路構成を有する
遅延型半導体リレーは、集積回路用のDIP型のパッケ
ージに収納され、可変抵抗VR1 ,VR2 の調節つまみ
はパッケージの上面から突出する。動作については従来
の技術と同様である。
By adjusting the rising period Tr and the falling period Td in this way, it becomes possible to suppress the inrush current and the counter electromotive voltage. Here, when setting the rising period Tr and the falling period Td so as to suppress the inrush current and the back electromotive voltage, the variable resistance VR 1 , while checking the waveform of the load current with an oscilloscope or the like,
VR 2 may be adjusted. The delay type semiconductor relay having such a circuit configuration is housed in a DIP type package for an integrated circuit, and the adjustment knobs of the variable resistors VR 1 and VR 2 project from the upper surface of the package. The operation is similar to the conventional technique.

【0018】上述のように、可変抵抗VR2 は、主スイ
ッチ素子3の立ち下がり期間Tdを決定するものであっ
て、残留電荷の放電経路に挿入されていればよいから、
図1のA点やB点に挿入してもよい。これらの場所に挿
入すれば、主スイッチ素子3の容量成分への充電経路に
可変抵抗VR2 が挿入されないから、立ち上がり期間T
rを可変抵抗VR1 のみで設定し、立ち下がり期間Td
を可変抵抗VR2 のみで設定することが可能になって、
調節が容易になるのである。
As described above, the variable resistor VR 2 determines the fall period Td of the main switch element 3 and is only required to be inserted in the discharge path of the residual charge.
It may be inserted at points A and B in FIG. If inserted in these places, the variable resistor VR 2 is not inserted in the charging path to the capacitance component of the main switch element 3, so the rising period T
r is set only by the variable resistor VR 1 , and the falling period Td
Can be set only by the variable resistor VR 2 .
Adjustment is easy.

【0019】(実施例2)本実施例は、図3に示すよう
に、発光素子1、光電素子2、補助スイッチ素子4と、
2つの可変抵抗VR1 ,VR2 と、主スイッチ素子3と
をそれぞれ別のパッケージP1 ,P2 ,P3 に収納した
ものである。すなわち、実施例1では1つのパッケージ
に全回路を収納していたのに対して、本実施例では3個
のパッケージP1 ,P2 ,P3 を用いている。各パッケ
ージP1 ,P2 ,P3 は、それぞれ6端子を有するDI
P型に形成されている。
(Embodiment 2) In this embodiment, as shown in FIG. 3, a light emitting element 1, a photoelectric element 2, an auxiliary switch element 4,
The two variable resistors VR 1 and VR 2 and the main switch element 3 are housed in separate packages P 1 , P 2 and P 3 , respectively. That is, in the first embodiment, all the circuits are housed in one package, whereas in this embodiment, three packages P 1 , P 2 , and P 3 are used. Each package P 1 , P 2 , P 3 has a DI with 6 terminals.
It is formed in a P-type.

【0020】パッケージP1 は、発光素子1への入力端
子Tiである2つの端子と、補助スイッチ素子4のソー
ス、ゲート、ドレインにそれぞれ接続された3つの端子
とを備え、残りの1つの端子には何も接続されていな
い。パッケージP2 では、両可変抵抗VR1 ,VR2
直列回路の両端と両可変抵抗VR1 ,VR2 の接続点と
の3箇所にそれぞれ接続された3つの端子と、互いに電
気的に接続されている2つの端子と、何も接続されてい
ない1つの端子とを備える。さらに、パッケージP
3 は、ゲートに接続された1つの端子と、各スイッチ素
子Q1 ,Q2 のドレインにそれぞれ接続され出力端子T
oとなる2個の端子と、ソースに共通接続された3つの
端子とを備える。図3では端子を白丸で表してある。こ
のように3個のパッケージP1 ,P2 ,P3 にそれぞれ
上述したような端子を設けたことによって、端子間の接
続によって、図3のように、実施例1と同じ回路を構成
することができるのである。ここにおいて、パッケージ
2 の上面には、図4に示すように、可変抵抗VR1
VR2 の調節つまみv1 ,v2 が突設される。
The package P 1 has two terminals which are input terminals Ti to the light emitting element 1, three terminals which are respectively connected to the source, the gate and the drain of the auxiliary switch element 4, and the remaining one terminal. Is not connected to anything. In the package P 2, and both the variable resistor VR 1, 3 single terminals respectively connected to three places with connection points at both ends and both the variable resistor VR 1, VR 2 of the series circuit of VR 2, are electrically connected to each other 2 terminals and one terminal to which nothing is connected. Furthermore, the package P
3 is an output terminal T connected to one terminal connected to the gate and to the drains of the respective switching elements Q 1 and Q 2.
It has two terminals that are o and three terminals that are commonly connected to the sources. In FIG. 3, the terminals are represented by white circles. By providing the above-mentioned terminals to the three packages P 1 , P 2 and P 3 respectively, the same circuit as that of the first embodiment can be configured as shown in FIG. 3 by connecting the terminals. Can be done. Here, on the upper surface of the package P 2, as shown in FIG. 4, the variable resistor VR 1,
VR 2 adjusting knobs v 1 and v 2 are provided in a protruding manner.

【0021】本実施例の構成では、立ち上がり期間Tr
や立ち下がり期間Tdを調節する必要がなければ、パッ
ケージP2 を用いる代わりに固定抵抗を用いることが可
能である。また、パッケージP2 を用いずに補助スイッ
チ素子4をオンにするための抵抗を外部に接続すれば、
遅延動作を行わない半導体リレーを構成することも可能
である。すなわち、組み合わせ方を変えれば複数種類の
使い方が可能になるのである。他の構成は、実施例1と
同様である。
In the configuration of this embodiment, the rising period Tr
If it is not necessary to adjust the falling period Td, a fixed resistor can be used instead of using the package P 2 . Further, if a resistor for turning on the auxiliary switch element 4 is connected to the outside without using the package P 2 ,
It is also possible to configure a semiconductor relay that does not perform the delay operation. In other words, multiple combinations can be used by changing the combination method. Other configurations are the same as those in the first embodiment.

【0022】(実施例3)本実施例は、図5に示すよう
に、パッケージP1 について補助スイッチ素子4のゲー
トに抵抗R3 を接続した点が実施例2とは異なってい
る。すなわち、図7に示した従来構成の抵抗R1 を可変
抵抗VR1 と抵抗R3 との直列回路に置き換えたもので
ある。
(Embodiment 3) This embodiment is different from Embodiment 2 in that a resistor R 3 is connected to the gate of the auxiliary switch element 4 for the package P 1 as shown in FIG. That is, the resistor R 1 of the conventional configuration shown in FIG. 7 is replaced with a series circuit of a variable resistor VR 1 and a resistor R 3 .

【0023】この構成では、図5に示すような接続関係
によって実施例1と同様に動作することになる。また、
図6に示すように、パッケージP2 を用いなければ、遅
延動作を行わない半導体リレーを構成することが可能に
なる。ここに、補助スイッチ素子4にバイアスを与える
ための抵抗R3 がパッケージP1 に内蔵されているから
別途に抵抗R3 を用いる必要がなく、遅延動作を行わな
い場合に、実施例2の構成に比較して外付抵抗が不要に
なるという利点がある。要するに、パッケージP2 を用
いるか否かの選択によって、遅延型と、非遅延型とのど
ちらの半導体リレーでも構成することができるのであ
る。他の構成は実施例2と同様である。
In this structure, the same operation as in the first embodiment is performed due to the connection relationship shown in FIG. Also,
As shown in FIG. 6, if the package P 2 is not used, a semiconductor relay that does not perform delay operation can be configured. Since the resistor R 3 for applying a bias to the auxiliary switch element 4 is built in the package P 1 , there is no need to use the resistor R 3 separately, and the delay operation is not performed. There is an advantage that an external resistor is unnecessary as compared with. In short, either a delay type semiconductor relay or a non-delay type semiconductor relay can be configured by selecting whether or not to use the package P 2 . Other configurations are similar to those of the second embodiment.

【0024】[0024]

【発明の効果】請求項1の発明は、遅延時間を決定する
時間設定用抵抗をそれぞれ可変抵抗としているのであっ
て、各可変抵抗の調節つまみをパッケージの外面に露出
させているので、負荷の種類や使用条件に合うように遅
延時間を最適値に調節することができ、突入電流や逆起
電圧を抑制することができるという効果を奏する。
According to the first aspect of the present invention, the time setting resistors for determining the delay time are variable resistors, and the adjustment knobs of the variable resistors are exposed to the outer surface of the package. The effect that the delay time can be adjusted to an optimum value according to the type and the use condition, and the inrush current and the back electromotive force can be suppressed.

【0025】請求項2の発明は、第1の時間設定用抵抗
を固定抵抗である第1の抵抗と可変抵抗である第2の抵
抗との直列回路とし、発光素子、光電素子、補助スイッ
チ素子、第1の抵抗を第1のパッケージに収納し、主ス
イッチ素子を第2のパッケージに収納し、第2の抵抗と
第2の時間設定用抵抗とを第3のパッケージに収納して
いるので、3つのパッケージを用いて請求項1の構成の
ような接続関係で接続すれば遅延動作が可能になり、第
1のパッケージと第2のパッケージとのみを用いれば遅
延動作を行わない半導体リレーとして使用することが可
能になるという効果がある。すなわち、3種類のパッケ
ージの組み合わせによって、複数種類の使用方法が可能
になり、使用用途が拡大するという利点がある。
According to a second aspect of the present invention, the first time setting resistor is a series circuit of a first resistor which is a fixed resistor and a second resistor which is a variable resistor, and a light emitting element, a photoelectric element and an auxiliary switch element. , The first resistor is housed in the first package, the main switch element is housed in the second package, and the second resistor and the second time setting resistor are housed in the third package. As a semiconductor relay that does not perform a delay operation by using only the first package and the second package, it is possible to perform a delay operation by connecting the three packages in the connection relationship as in the configuration of claim 1. The effect is that it can be used. That is, a combination of three types of packages enables a plurality of types of usage methods, which has the advantage of expanding the usage.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.

【図2】実施例1の動作説明図である。FIG. 2 is an operation explanatory diagram of the first embodiment.

【図3】実施例2を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment.

【図4】実施例2に用いる可変抵抗を収納したパッケー
ジの斜視図である。
FIG. 4 is a perspective view of a package containing a variable resistor used in a second embodiment.

【図5】実施例3の使用形態を示す回路図である。FIG. 5 is a circuit diagram showing a usage pattern of the third embodiment.

【図6】実施例3の他の使用形態を示す回路図である。FIG. 6 is a circuit diagram showing another usage pattern of the third embodiment.

【図7】従来例を示す回路図である。FIG. 7 is a circuit diagram showing a conventional example.

【図8】従来例の動作説明図である。FIG. 8 is an operation explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1 発光素子 2 光電素子 3 主スイッチ素子 4 補助スイッチ素子 P1 パッケージ P2 パッケージ P3 パッケージ Ti 入力端子 To 出力端子 VR1 可変抵抗 VR2 可変抵抗 v1 調節つまみ v2 調節つまみ1 light emitting element 2 photoelectric element 3 main switching element 4 auxiliary switching element P 1 package P 2 package P 3 package Ti input terminal To output terminal VR 1 variable resistance VR 2 variable resistance v 1 adjustment knob v 2 adjustment knob

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 対置された発光素子および光電素子と、
MOSFETよりなり光電素子の光起電力がゲート・ソ
ース間に印加されることによって発光素子の点灯・消灯
に応じてオン・オフされる主スイッチ素子と、光電素子
の両端間にゲート・ドレイン間が接続されたデプレッシ
ョン型のMOSFETよりなる補助スイッチ素子と、補
助スイッチ素子のゲート・ソース間に接続された第1の
時間設定用抵抗と、補助スイッチ素子のドレイン・ソー
ス間との直列回路が主スイッチ素子のゲート・ソース間
に接続された第2の時間設定用抵抗とをパッケージ内に
備え、第1の時間設定用抵抗および第2の時間設定用抵
抗は可変抵抗であって調節つまみがパッケージの外面に
露出して成ることを特徴とする遅延型半導体リレー。
1. A light emitting element and a photoelectric element, which are placed opposite to each other,
There is a main switch element consisting of a MOSFET, which is turned on / off according to lighting / extinction of the light emitting element by applying the photoelectromotive force of the photoelectric element between the gate and the source, and between the gate and the drain between both ends of the photoelectric element. The main switch is a series circuit including an auxiliary switch element composed of a connected depletion type MOSFET, a first time setting resistor connected between the gate and source of the auxiliary switch element, and the drain and source of the auxiliary switch element. A second time setting resistor connected between the gate and source of the device is provided in the package, and the first time setting resistor and the second time setting resistor are variable resistors and the adjustment knob is A delay-type semiconductor relay characterized by being exposed on the outer surface.
【請求項2】 第1の時間設定用抵抗は固定抵抗である
第1の抵抗と可変抵抗である第2の抵抗との直列回路で
あって、発光素子、光電素子、補助スイッチ素子、第1
の抵抗を収納した第1のパッケージと、主スイッチ素子
を収納した第2のパッケージと、第2の抵抗および第2
の時間設定用抵抗とを収納した第3のパッケージとを備
え、第2の抵抗および第2の時間設定用抵抗の調節つま
みが第3のパッケージの外面に露出して成ることを特徴
とする請求項1記載の遅延型半導体リレー。
2. The first time setting resistor is a series circuit of a first resistor, which is a fixed resistor, and a second resistor, which is a variable resistor, and includes a light emitting element, a photoelectric element, an auxiliary switch element, and a first resistor.
A first package accommodating the second resistor, a second package accommodating the main switch element, a second resistor and a second package
And a third package accommodating the time setting resistor of the third package, wherein the second resistor and the adjusting knob of the second time setting resistor are exposed on the outer surface of the third package. Item 3. A delay type semiconductor relay according to item 1.
JP4226640A 1992-08-26 1992-08-26 Delay type semiconductor relay Withdrawn JPH0677798A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4226640A JPH0677798A (en) 1992-08-26 1992-08-26 Delay type semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4226640A JPH0677798A (en) 1992-08-26 1992-08-26 Delay type semiconductor relay

Publications (1)

Publication Number Publication Date
JPH0677798A true JPH0677798A (en) 1994-03-18

Family

ID=16848353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4226640A Withdrawn JPH0677798A (en) 1992-08-26 1992-08-26 Delay type semiconductor relay

Country Status (1)

Country Link
JP (1) JPH0677798A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918320A (en) * 1995-06-29 1997-01-17 Nec Corp Solid-state relay
JP2016502304A (en) * 2012-10-17 2016-01-21 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Digital communication receiver interface circuit for line pairs with duty cycle imbalance compensation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918320A (en) * 1995-06-29 1997-01-17 Nec Corp Solid-state relay
JP2016502304A (en) * 2012-10-17 2016-01-21 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Digital communication receiver interface circuit for line pairs with duty cycle imbalance compensation

Similar Documents

Publication Publication Date Title
JPS62219813A (en) Mosfet integrated delay circuit for digital signal
US5045709A (en) Optically coupled solid state relay with dual discharging circuits
EP0730331A3 (en) Circuit for limiting switching overvoltages in power semiconductor switches
US6815940B2 (en) Diode circuit
JPH06177418A (en) Photocoupler device
JPH06282338A (en) Constant current circuit and ramp voltage generating circuit
WO1988005228A1 (en) Ttl compatible cmos input circuit
US6100738A (en) High-speed current switch with complementary stages
JPH0677798A (en) Delay type semiconductor relay
US5847593A (en) Voltage discharge circuit for a photovoltaic power source
US7514963B2 (en) Semiconductor integrated circuit device
JP2847908B2 (en) Solid state relay
KR960036316A (en) CMOS type variable delay circuit
JPH0365816A (en) Optical coupling type relay circuit
JPH05343972A (en) Semiconductor relay circuit
JPH06216736A (en) Solid-state relay with varistor
CA1284819C (en) Converter circuit
JPH06177736A (en) Solid-state relay
JPH05175433A (en) Integrated circuit for constant current drive of inductive load
JPH0918233A (en) Cr oscillation circuit
JP2710678B2 (en) Semiconductor relay circuit
JPH0290721A (en) Optical coupling relay circuit
JPH01129528A (en) Optical coupling type relay circuit
JPH04159811A (en) Optical coupling type relay circuit
JP2002246883A (en) Comparator with offset

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102