JP3086905B2 - Optically coupled semiconductor relay - Google Patents

Optically coupled semiconductor relay

Info

Publication number
JP3086905B2
JP3086905B2 JP07245010A JP24501095A JP3086905B2 JP 3086905 B2 JP3086905 B2 JP 3086905B2 JP 07245010 A JP07245010 A JP 07245010A JP 24501095 A JP24501095 A JP 24501095A JP 3086905 B2 JP3086905 B2 JP 3086905B2
Authority
JP
Japan
Prior art keywords
photodiode array
output
mosfet
resistance element
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07245010A
Other languages
Japanese (ja)
Other versions
JPH0993105A (en
Inventor
久和 宮島
周一郎 山口
淳 荻原
義幸 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP07245010A priority Critical patent/JP3086905B2/en
Publication of JPH0993105A publication Critical patent/JPH0993105A/en
Application granted granted Critical
Publication of JP3086905B2 publication Critical patent/JP3086905B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光結合方式を用い
て入出力回路間を絶縁した光結合型の半導体リレーに関
するものであり、特に、受光素子の出力電流(光電流)
を抑制したソフトオン・ソフトオフ型の光結合型半導体
リレーに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optically coupled semiconductor relay in which an input / output circuit is insulated using an optically coupled system, and more particularly to an output current (photocurrent) of a light receiving element.
The present invention relates to a soft-on / soft-off type optically coupled semiconductor relay that suppresses the problem.

【0002】[0002]

【従来の技術】図3の回路図に基づいて従来のソフトオ
ン・ソフトオフ型の光結合型半導体リレーの一例につい
て説明する。図で、1は入力端子7A,7B間に接続さ
れた発光ダイオード、2は発光ダイオード1の光信号を
受光するように配置された、発光ダイオード1の光信号
を受光して光起電力を発するフォトダイオードアレイ、
3は、フォトダイオードアレイ2の光起電力が、ゲート
・ソース間に印加されて、ドレイン・ソース間が非導通
状態から導通状態に切り替わる、nチャネルのノーマリ
・オフ型の出力用MOSFETであり、出力用MOSF
ET3のゲートは、フォトダイオードアレイ2のアノー
ドに接続され、出力用MOSFET3のソースは、後述
する第1MOSFET4を制御するために接続された第
1高抵抗素子5を介してフォトダイオードアレイ2のカ
ソードに接続されている。また、出力用MOSFET3
のドレイン及びソースは、それぞれ、出力端子8A,8
Bに接続されている。
2. Description of the Related Art An example of a conventional soft-on / soft-off optically coupled semiconductor relay will be described with reference to the circuit diagram of FIG. In the drawing, reference numeral 1 denotes a light emitting diode connected between input terminals 7A and 7B, and 2 denotes a light emitting diode which is arranged to receive an optical signal of the light emitting diode 1 and receives a light signal of the light emitting diode 1 to generate a photoelectromotive force. Photodiode array,
Reference numeral 3 denotes an n-channel normally-off output MOSFET in which the photoelectromotive force of the photodiode array 2 is applied between the gate and the source to switch from a non-conductive state to a conductive state between the drain and source. Output MOSF
The gate of the ET3 is connected to the anode of the photodiode array 2, and the source of the output MOSFET 3 is connected to the cathode of the photodiode array 2 via a first high-resistance element 5 connected to control a first MOSFET 4 described later. It is connected. Output MOSFET 3
Are connected to output terminals 8A and 8A, respectively.
B.

【0003】次に、4は出力用MOSFET3のゲート
・ソース間容量に蓄積される電荷の放電経路を形成す
る、nチャネルのノーマリ・オン型の第1MOSFET
で、第1MOSFET4のゲートは、フォトダイオード
アレイ2のカソードに接続され、ソースは、出力用MO
SFET3のソースに接続され、ドレインは、第2高抵
抗素子6を介して出力用MOSFET3のゲートに接続
されている。
[0003] Next, reference numeral 4 denotes an n-channel normally-on first MOSFET which forms a discharge path for electric charge accumulated in the gate-source capacitance of the output MOSFET 3.
The gate of the first MOSFET 4 is connected to the cathode of the photodiode array 2 and the source is the output MO.
The source is connected to the SFET 3, and the drain is connected to the gate of the output MOSFET 3 via the second high resistance element 6.

【0004】図3に示す光結合型半導体リレーにおい
て、入力端子7A,7Bを介して、発光ダイオード1に
入力信号が印加され、フォトダイオードアレイ2が光起
電力を出力すると、第2高抵抗素子6と、ノーマリ・オ
ン型の第1MOSFET4のドレイン・ソース間と、第
1高抵抗素子5を介して光電流が流れ、第2高抵抗素子
6及び第1高抵抗素子5の両端にそれぞれ電圧が発生す
る。第1高抵抗素子5の両端に発生した電圧により、ノ
ーマリ・オン型の第1MOSFET4が高抵抗状態にバ
イアスされるので、出力用MOSFET3のゲート・ソ
ース間に、フォトダイオードアレイ2の光起電力が印加
されて出力用MOSFET3がオン状態となる。この
時、出力用MOSFET3のゲート・ソース間容量へ電
荷が蓄積されるスピードは、第1高抵抗素子5により制
限されるため、その勾配(ゲート・ソース間電圧の立ち
上がり時の勾配)は緩やかであり、出力用MOSFET
3の緩やかなオン状態移行が実現される。
In the optically coupled semiconductor relay shown in FIG. 3, when an input signal is applied to the light emitting diode 1 via input terminals 7A and 7B and the photodiode array 2 outputs photovoltaic power, the second high resistance element 6, a photocurrent flows between the drain and source of the normally-on first MOSFET 4 and the first high-resistance element 5, and a voltage is applied to both ends of the second high-resistance element 6 and the first high-resistance element 5, respectively. Occur. Since the normally-on type first MOSFET 4 is biased to a high resistance state by the voltage generated at both ends of the first high resistance element 5, the photovoltaic power of the photodiode array 2 is applied between the gate and source of the output MOSFET 3. The voltage is applied to turn on the output MOSFET 3. At this time, the speed at which the charge is accumulated in the gate-source capacitance of the output MOSFET 3 is limited by the first high-resistance element 5, so that the gradient (gradient at the rise of the gate-source voltage) is gentle. Yes, MOSFET for output
3, a gradual on-state transition is realized.

【0005】次に、発光ダイオード1への入力信号が遮
断されると、フォトダイオードアレイ2の光起電力が消
失し、第1高抵抗素子5の両端電圧が消失するので、ノ
ーマリ・オン型の第1MOSFET4はオン状態に戻
る。これにより、出力用MOSFET3のゲート・ソー
ス間容量に蓄積されていた電荷は、第2高抵抗素子6と
第1MOSFET4を介して放電され、出力用MOSF
ET3はオフ状態となる。この時、出力用MOSFET
3のゲート・ソース間容量に蓄積されていた電荷が放電
されるスピードは、第2高抵抗素子6により制限される
ため、その勾配(ゲート・ソース間電圧の立ち下がり時
の勾配)は緩やかであり、出力用MOSFET3の緩や
かなオフ状態移行が実現される。
Next, when the input signal to the light emitting diode 1 is cut off, the photoelectromotive force of the photodiode array 2 disappears, and the voltage across the first high resistance element 5 disappears. The first MOSFET 4 returns to the on state. As a result, the electric charge stored in the gate-source capacitance of the output MOSFET 3 is discharged through the second high-resistance element 6 and the first MOSFET 4, and the output MOSFET 3
ET3 is turned off. At this time, output MOSFET
Since the speed at which the charge accumulated in the gate-source capacitance of No. 3 is discharged is limited by the second high-resistance element 6, the gradient (gradient at the fall of the gate-source voltage) is gentle. Thus, the gradual transition of the output MOSFET 3 to the off state is realized.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の光結合
型半導体リレーでは、第1高抵抗素子5により緩やかな
オン状態移行を実現しているが、フォトダイオードアレ
イ2が出力する光電流が大きいと、オン状態移行が急峻
となってしまうため、フォトダイオードアレイ2が出力
する光電流に上限を設けて制限する必要があるが、従来
は、光結合型半導体リレーを形成する誘電体分離基板の
厚さを管理することによって、フォトダイオードアレイ
2の受光面積を管理し光電流を制御していた。しかし、
このような制御方法では、誘電体分離基板の研磨工程の
条件により光電流の値が大きく左右されるため、その制
御は非常に困難であるという欠点があった。
In the above-mentioned conventional optically coupled semiconductor relay, the first high-resistance element 5 realizes a gradual on-state transition, but the photocurrent output from the photodiode array 2 is large. And the on-state transition becomes steep, it is necessary to limit the photocurrent output from the photodiode array 2 by setting an upper limit. By controlling the thickness, the light receiving area of the photodiode array 2 is controlled and the photocurrent is controlled. But,
Such a control method has a drawback that the value of the photocurrent largely depends on the conditions of the polishing step of the dielectric isolation substrate, so that the control is very difficult.

【0007】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、フォトダイオードアレイ
の光電流の上限を精度よく制御することができ、過大な
光電流による急峻なオン状態移行を防止することができ
る光結合型半導体リレーの構造を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to control the upper limit of the photocurrent of a photodiode array with high accuracy, and to set a sharp ON state due to an excessive photocurrent. An object of the present invention is to provide a structure of an optically coupled semiconductor relay capable of preventing migration.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の光結合型半導体リレーは、入力信号
に応答して光信号を出力する発光ダイオードと、その発
光ダイオードの光信号を受光して光起電力を発するフォ
トダイオードアレイと、そのフォトダイオードアレイの
光起電力が、ゲート・ソース間に印加されて、ドレイン
・ソース間が非導通状態から導通状態に切り替わる出力
用MOSFETと、前記出力用MOSFETのゲート・
ソース間の蓄積電荷の放電経路を形成する、ゲートが前
記フォトダイオードアレイのカソードに接続された、ノ
ーマリ・オン型の第1MOSFETと、前記出力用MO
SFETのソースと前記フォトダイオードアレイのカソ
ード間に接続された第1高抵抗素子と、前記出力用MO
SFETのゲートと前記第1MOSFETのドレイン間
に接続された第2高抵抗素子とを備えた光結合型半導体
リレーにおいて、前記フォトダイオードアレイのアノー
ド・カソード間に、前記フォトダイオードアレイから前
記出力用MOSFETに出力される電流を制限する、ノ
ーマリ・オフ型の第2MOSFETを接続し、前記フォ
トダイオードアレイのカソードと前記出力用MOSFE
Tのソース間に、前記フォトダイオードアレイの出力電
流が所定の値を越えた場合に、その両端電圧によって前
記第2MOSFETを導通状態にバイアスすると共に、
前記出力用MOSFETが導通状態に移行する際に前記
第1高抵抗素子及び前記第2高抵抗素子と共に前記フォ
トダイオードアレイから流れる電流を制限する抵抗素子
を接続したことを特徴とするものである。
According to a first aspect of the present invention, there is provided an optically coupled semiconductor relay, comprising: a light emitting diode for outputting an optical signal in response to an input signal; A photodiode array that receives and generates photovoltaic power, an output MOSFET in which the photovoltaic power of the photodiode array is applied between the gate and source, and the drain and source switch from non-conductive to conductive. The gate of the output MOSFET
A normally-on type first MOSFET having a gate connected to the cathode of the photodiode array, forming a discharge path for accumulated charge between sources, and the output MO
A first high resistance element connected between the source of the SFET and the cathode of the photodiode array;
An optically coupled semiconductor relay comprising a gate of an SFET and a second high resistance element connected between a drain of the first MOSFET and a MOSFET for output from the photodiode array between an anode and a cathode of the photodiode array. Connected to a normally-off type second MOSFET for limiting a current output to the cathode of the photodiode array and the output MOSFET.
When the output current of the photodiode array exceeds a predetermined value between the sources of T, the voltage across the second MOSFET biases the second MOSFET into a conductive state,
When the output MOSFET shifts to a conductive state, a resistance element for limiting a current flowing from the photodiode array is connected together with the first high resistance element and the second high resistance element.

【0009】請求項2記載の光結合型半導体リレーは、
入力信号に応答して光信号を出力する発光ダイオード
と、その発光ダイオードの光信号を受光して光起電力を
発するように配置されたフォトダイオードアレイと、そ
のフォトダイオードアレイの光起電力が、ゲート・ソー
ス間に印加されて、ドレイン・ソース間が非導通状態か
ら導通状態に切り替わる出力用MOSFETと、前記出
力用MOSFETのゲート・ソース間の蓄積電荷の放電
経路を形成する、ゲートが前記フォトダイオードアレイ
のカソードに接続された、ノーマリ・オン型の第1MO
SFETと、前記出力用MOSFETのソースと前記フ
ォトダイオードアレイのカソード間に接続された第1高
抵抗素子と、前記出力用MOSFETのゲートと前記第
1MOSFETのドレイン間に接続された第2高抵抗素
子とを備えた光結合型半導体リレーにおいて、前記フォ
トダイオードアレイのアノード・カソード間に、前記フ
ォトダイオードアレイから前記出力用MOSFETに出
力される電流を制限するバイポーラトランジスタを接続
し、前記フォトダイオードアレイのカソードと前記出力
用MOSFETのソース間に、前記フォトダイオードア
レイの出力電流が所定の値を越えた場合に、その両端電
圧によって前記バイポーラトランジスタを導通状態にバ
イアスすると共に、前記出力用MOSFETが導通状態
に移行する際に前記第1高抵抗素子及び前記第2高抵抗
素子と共に前記フォトダイオードアレイから流れる電流
を制限する抵抗素子を接続したことを特徴とするもので
ある。
An optically coupled semiconductor relay according to claim 2 is
A light emitting diode that outputs an optical signal in response to an input signal, a photodiode array that is arranged to receive an optical signal of the light emitting diode and generate a photovoltaic power, and the photovoltaic power of the photodiode array is: An output MOSFET applied between the gate and the source to switch from a non-conductive state to a conductive state between the drain and the source, and a discharge path for accumulated charge between the gate and the source of the output MOSFET. Normally-on type first MO connected to the cathode of diode array
An SFET, a first high-resistance element connected between the source of the output MOSFET and the cathode of the photodiode array, and a second high-resistance element connected between the gate of the output MOSFET and the drain of the first MOSFET And a bipolar transistor for limiting a current output from the photodiode array to the output MOSFET is connected between an anode and a cathode of the photodiode array. When the output current of the photodiode array exceeds a predetermined value between the cathode and the source of the output MOSFET, the bipolar transistor is biased to a conductive state by a voltage across the photodiode, and the output MOSFET is set to a conductive state. Before moving to It is characterized in that it has a resistor element that limits the current flowing from the first said photodiode array with high-resistance element and the second high-resistance element.

【0010】請求項1記載の光結合型半導体リレーは、
フォトダイオードアレイのアノード・カソード間に、ノ
ーマリ・オフ型の第2MOSFETを接続すると共に、
フォトダイオードアレイのカソードと出力用MOSFE
Tのソース間に、第2MOSFETを制御する抵抗素子
を接続し、フォトダイオードアレイより過電流が出力さ
れた場合、過電流により発生する抵抗素子の電圧降下に
より第2MOSFETを導通状態にバイアスして、光電
流の過電流分を抑制するように構成したものである。こ
のように回路構成することにより、製造上のデバイス構
造のばらつきに左右されることなく、出力用MOSFE
Tのゲート・ソース間に流れる光電流の上限を精度良く
制御することができ、緩やかなオン状態移行を実現する
ことができる。
An optically coupled semiconductor relay according to claim 1 is
A normally-off type second MOSFET is connected between the anode and cathode of the photodiode array,
Photodiode array cathode and output MOSFE
A resistance element for controlling the second MOSFET is connected between the sources of T, and when an overcurrent is output from the photodiode array, the second MOSFET is biased to a conductive state by a voltage drop of the resistance element generated by the overcurrent, The configuration is such that the overcurrent portion of the photocurrent is suppressed. With such a circuit configuration, the output MOSFE is not affected by the variation of the device structure in manufacturing.
The upper limit of the photocurrent flowing between the gate and source of T can be accurately controlled, and a gradual on-state transition can be realized.

【0011】請求項2記載の光結合型半導体リレーは、
請求項1記載の光結合型半導体リレーの第2MOSFE
Tの代わりに、バイポーラトランジスタを用いて、請求
項1記載の光結合型半導体リレーと同様に、過電流が抵
抗素子を流れた場合にバイポーラトランジスタが導通状
態にバイアスされるように構成し、過電流を抑制するよ
うに構成されていることを特徴とするものである。
An optically coupled semiconductor relay according to claim 2 is
The second MOSFET of the optically coupled semiconductor relay according to claim 1.
A bipolar transistor is used in place of T, and the bipolar transistor is configured to be biased to a conductive state when an overcurrent flows through the resistance element, similarly to the optically coupled semiconductor relay according to claim 1, It is characterized by being configured to suppress current.

【0012】[0012]

【発明の実施の形態】図1の回路図に基づいて本発明の
光結合型半導体リレーの一実施形態について説明する。
以下、その回路構成について説明するが、図3に示した
構成と同等構成については同符号を付すこととする。図
で、1は入力端子7A,7B間に接続された発光ダイオ
ード、2は発光ダイオード1に光学的に結合されたフォ
トダイオードアレイで、発光ダイオード1の光信号を受
光して光起電力を発するように構成されている。3は、
フォトダイオードアレイ2の光起電力が、ゲート・ソー
ス間に印加されて、ドレイン・ソース間が非導通状態か
ら導通状態に切り替わる、nチャネルのノーマリ・オフ
型の出力用MOSFETであり、出力用MOSFET3
のゲートは、フォトダイオードアレイ2のアノードに接
続され、出力用MOSFET3のソースは、第1高抵抗
素子5の一端に接続され、第1高抵抗素子5の他端は抵
抗素子9を介して、フォトダイオードアレイ2のカソー
ドに接続されている。また、出力用MOSFET3のド
レイン及びソースは、それぞれ、出力端子8A,8Bに
接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the optically coupled semiconductor relay of the present invention will be described with reference to the circuit diagram of FIG.
Hereinafter, the circuit configuration will be described, but the same reference numerals are given to the same configuration as the configuration shown in FIG. In the drawing, reference numeral 1 denotes a light emitting diode connected between input terminals 7A and 7B, and 2 denotes a photodiode array optically coupled to the light emitting diode 1, which receives a light signal of the light emitting diode 1 and generates a photoelectromotive force. It is configured as follows. 3 is
A photo-electromotive force of the photodiode array 2 is an n-channel normally-off type output MOSFET in which a drain-source is switched from a non-conductive state to a conductive state when a photo-electromotive force is applied between the gate and the source.
Is connected to the anode of the photodiode array 2, the source of the output MOSFET 3 is connected to one end of the first high-resistance element 5, and the other end of the first high-resistance element 5 is connected via the resistance element 9. It is connected to the cathode of the photodiode array 2. The drain and source of the output MOSFET 3 are connected to output terminals 8A and 8B, respectively.

【0013】次に、4は出力用MOSFET3のゲート
・ソース間容量に蓄積される電荷の放電経路を形成す
る、nチャネルのノーマリ・オン型の第1MOSFET
で、第1MOSFET4のゲートは、フォトダイオード
アレイ2のカソードに接続され、ソースは出力用MOS
FET3のソースに接続され、ドレインは、第2高抵抗
素子6を介して出力用MOSFET3のゲートに接続さ
れている。
Next, reference numeral 4 denotes an n-channel normally-on type first MOSFET which forms a discharge path for electric charges accumulated in the gate-source capacitance of the output MOSFET 3.
The gate of the first MOSFET 4 is connected to the cathode of the photodiode array 2 and the source is an output MOS.
The source is connected to the FET 3, and the drain is connected to the gate of the output MOSFET 3 via the second high resistance element 6.

【0014】さらに、フォトダイオードアレイ2のアノ
ード・カソード間には、nチャネルのノーマリ・オフ型
の第2MOSFET10が接続されており、第2MOS
FET10のドレインはフォトダイオードアレイ2のア
ノードに接続され、ソースは、フォトダイオードアレイ
2のカソードに接続され、ゲートは、抵抗素子9と第1
高抵抗素子5の接続点に接続されている。
Further, an n-channel normally-off type second MOSFET 10 is connected between the anode and the cathode of the photodiode array 2, and the second MOS
The drain of the FET 10 is connected to the anode of the photodiode array 2, the source is connected to the cathode of the photodiode array 2, and the gate is connected to the resistance element 9 and the first element.
It is connected to the connection point of the high resistance element 5.

【0015】次に、図1に示す回路の動作について説明
する。入力端子7A,7B間に入力信号が印加される
と、発光ダイオード1が光信号を出力する。この光信号
を受光して、フォトダイオードアレイ2が光起電力を出
力する。この光起電力によって、第2高抵抗素子6、ノ
ーマリ・オン型の第1MOSFET4、第1高抵抗素子
5、抵抗素子9を介して光電流が流れ、第1高抵抗素子
5と抵抗素子9の直列回路の両端に電圧が発生する。こ
の電圧により、nチャネルのノーマリ・オン型のMOS
FET4が高抵抗状態にバイアスされるので、出力用M
OSFET3のゲート・ソース間に、フォトダイオード
アレイ2の光起電力が印加されて、出力用MOSFET
3がオン状態となる。この時、出力用MOSFET3の
ゲート・ソース間容量への電荷の蓄積スピードは、第1
高抵抗素子5と抵抗素子9により制限されるためその勾
配(ゲート・ソース間電圧の立ち上がり時の勾配)は緩
やかであり、出力用MOSFET3の緩やかなオン状態
移行が実現される。ここで、フォトダイオードアレイ2
のバラツキにより過大な出力電流(光電流)が流れる
と、抵抗素子9の両端に発生した電圧により、nチャネ
ルのノーマリ・オフ型のMOSFET10が導通状態と
なり、余分な出力電流(光電流)を放電する。これによ
り、過電流が出力用MOSFET3のゲート・ソース間
容量へ流れることを防止することができるので、常に出
力用MOSFET3の緩やかなオン状態移行が実現され
る。
Next, the operation of the circuit shown in FIG. 1 will be described. When an input signal is applied between the input terminals 7A and 7B, the light emitting diode 1 outputs an optical signal. Upon receiving this optical signal, the photodiode array 2 outputs a photoelectromotive force. The photoelectromotive force causes a photocurrent to flow through the second high-resistance element 6, the normally-on first MOSFET 4, the first high-resistance element 5, and the resistance element 9, and the first high-resistance element 5 and the resistance element 9 A voltage is generated across the series circuit. With this voltage, an n-channel normally-on type MOS
Since the FET 4 is biased to a high resistance state, the output M
The photoelectromotive force of the photodiode array 2 is applied between the gate and the source of the OSFET 3, and the output MOSFET
3 is turned on. At this time, the speed of charge accumulation in the gate-source capacitance of the output MOSFET 3 is the first speed.
Since the voltage is limited by the high resistance element 5 and the resistance element 9, the gradient (gradient at the time of the rise of the gate-source voltage) is gentle, and the output MOSFET 3 can be smoothly turned on. Here, the photodiode array 2
When an excessive output current (photocurrent) flows due to the variation in the resistance, the n-channel normally-off type MOSFET 10 becomes conductive due to the voltage generated at both ends of the resistance element 9 and discharges the extra output current (photocurrent). I do. As a result, it is possible to prevent an overcurrent from flowing to the gate-source capacitance of the output MOSFET 3, so that the output MOSFET 3 is always gently turned on.

【0016】次に、入力端子7A,7B間に印加されて
いた入力信号が遮断されると、フォトダイオードアレイ
2の端子間の光起電力が消失し、ノーマリ・オン型のM
OSFET4が導通状態へと復帰する。これにより、出
力用MOSFET3のゲート・ソース間容量に蓄えられ
ていた電荷は、第2高抵抗素子6及びノーマリ・オン型
のMOSFET4を介して放電されて出力用MOSFE
T3はオフ状態となる。ここで、出力用MOSFET3
のゲート・ソース間容量に蓄えられていた電荷は、第2
高抵抗素子6を介して放電されるため、放電電荷量は第
2高抵抗素子6により抑制される。これにより、出力用
MOSFET3の緩やかなオフ状態移行が実現される。
Next, when the input signal applied between the input terminals 7A and 7B is cut off, the photoelectromotive force between the terminals of the photodiode array 2 disappears, and the normally-on type M
OSFET 4 returns to the conductive state. As a result, the charge stored in the gate-source capacitance of the output MOSFET 3 is discharged through the second high-resistance element 6 and the normally-on type MOSFET 4, and the output MOSFET is output.
T3 is turned off. Here, the output MOSFET 3
The charge stored in the gate-source capacitance of
Since the electric charge is discharged via the high resistance element 6, the discharge charge amount is suppressed by the second high resistance element 6. Thereby, the gradual transition of the output MOSFET 3 to the off state is realized.

【0017】図2の回路図に基づいて本発明の光結合型
半導体リレーの異なる実施形態について説明する。但
し、図1に示した構成と同等構成については同符号を付
すこととし詳細な説明を省略することとする。図1に示
した回路は、フォトダイオードアレイ2が出力する過電
流を抑制するために、フォトダイオードアレイ2のアノ
ード・カソード間に、ノーマリ・オフ型の第2MOSF
ET10を接続していたが、図2に示す回路は、第2M
OSFET10の代わりに、npn型のバイポーラトラ
ンジスタ11を接続して過大な光電流を抑制する回路で
ある。バイポーラトランジスタ11のコレクタは、フォ
トダイオードアレイ2のアノードに接続され、エミッタ
は、フォトダイオードアレイ2のカソードに接続され、
ベースは、抵抗素子9と第1高抵抗素子5の接続点に接
続されている。図2に示す回路で、フォトダイオードア
レイ2のバラツキにより過大な出力電流(光電流)が流
れると、抵抗素子9の両端に発生した電圧により、バイ
ポーラトランジスタ11が導通状態にバイアスされるの
で余分な出力電流(光電流)が放電される。これによ
り、過電流が出力用MOSFET3のゲート・ソース間
容量へ流れることを防止することができ、常に出力用M
OSFET3の緩やかなオン状態移行が実現される。
Referring to the circuit diagram of FIG. 2, different embodiments of the optically coupled semiconductor relay of the present invention will be described. However, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description is omitted. The circuit shown in FIG. 1 includes a normally-off type second MOSF between an anode and a cathode of the photodiode array 2 in order to suppress an overcurrent output from the photodiode array 2.
Although the ET10 was connected, the circuit shown in FIG.
This circuit suppresses an excessive photocurrent by connecting an npn-type bipolar transistor 11 instead of the OSFET 10. The collector of the bipolar transistor 11 is connected to the anode of the photodiode array 2, the emitter is connected to the cathode of the photodiode array 2,
The base is connected to a connection point between the resistance element 9 and the first high resistance element 5. In the circuit shown in FIG. 2, when an excessive output current (photocurrent) flows due to variations in the photodiode array 2, the bipolar transistor 11 is biased to a conductive state by a voltage generated across the resistance element 9, so that an extra current is generated. The output current (photocurrent) is discharged. As a result, it is possible to prevent an overcurrent from flowing to the gate-source capacitance of the output MOSFET 3, and to always output the output M3.
The gradual on-state transition of the OSFET 3 is realized.

【0018】[0018]

【発明の効果】請求項1記載の光結合型半導体リレー
は、フォトダイオードアレイのアノード・カソード間
に、ノーマリ・オフ型の第2MOSFETを接続して、
フォトダイオードアレイより過電流が出力された場合、
第2MOSFETのゲート・ソース間に接続された抵抗
素子により第2MOSFETを導通状態にバイアスし
て、光電流の過電流分を放電するように構成されている
ため、出力用MOSFETのゲート・ソース間に流れる
光電流は回路により抑制され、制御が困難な製造上のデ
バイスのばらつきによる、フォトダイオードアレイの光
電流のばらつきに左右されることなく緩やかなオン状態
移行を実現することができる。
According to the present invention, a normally-off type second MOSFET is connected between an anode and a cathode of a photodiode array.
If an overcurrent is output from the photodiode array,
Since the second MOSFET is configured to be biased in a conductive state by a resistance element connected between the gate and the source of the second MOSFET to discharge an overcurrent portion of the photocurrent, the gate and the source of the output MOSFET can be discharged. The flowing photocurrent is suppressed by the circuit, and a gradual on-state transition can be realized without being affected by the variation of the photocurrent of the photodiode array due to the variation of the manufacturing device which is difficult to control.

【0019】請求項2記載の光結合型半導体リレーは、
フォトダイオードアレイのアノード・カソード間に、バ
イポーラトランジスタを接続して、フォトダイオードア
レイより過電流が出力された場合、バイポーラトランジ
スタのベース・エミッタ間に接続された抵抗素子により
バイポーラトランジスタを導通状態にバイアスして、光
電流の過電流分を放電するように構成されているため、
出力用MOSFETのゲート・ソース間に流れる光電流
は回路により抑制され、制御が困難な製造上のデバイス
のばらつきによる、フォトダイオードアレイの光電流の
ばらつきに左右されることなく緩やかなオン状態移行を
実現することができる。
According to a second aspect of the present invention, there is provided an optically coupled semiconductor relay.
When an overcurrent is output from the photodiode array by connecting a bipolar transistor between the anode and cathode of the photodiode array, the bipolar transistor is biased to a conductive state by a resistance element connected between the base and emitter of the bipolar transistor. Then, since it is configured to discharge the overcurrent portion of the photocurrent,
The photocurrent flowing between the gate and the source of the output MOSFET is suppressed by the circuit, and a gradual on-state transition can be achieved without being affected by the photocurrent variation of the photodiode array due to variations in the manufacturing devices that are difficult to control. Can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光結合型半導体リレーの一実施形態を
示す回路図である。
FIG. 1 is a circuit diagram showing one embodiment of an optically coupled semiconductor relay of the present invention.

【図2】本発明の光結合型半導体リレーの異なる実施形
態を示す回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the optically coupled semiconductor relay of the present invention.

【図3】従来の光結合型半導体リレーの一例を示す回路
図である。
FIG. 3 is a circuit diagram showing an example of a conventional optically coupled semiconductor relay.

【符号の説明】[Explanation of symbols]

1 発光ダイオード 2 フォトダイオードアレイ 3 出力用MOSFET 4 第1MOSFET 5 第1高抵抗素子 6 第2高抵抗素子 9 抵抗素子 10 第2MOSFET 11 バイポーラトランジスタ REFERENCE SIGNS LIST 1 light emitting diode 2 photodiode array 3 output MOSFET 4 first MOSFET 5 first high resistance element 6 second high resistance element 9 resistance element 10 second MOSFET 11 bipolar transistor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉浦 義幸 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平5−218842(JP,A) 特開 平6−53803(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03K 17/78 ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Yoshiyuki Sugiura 1048 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd. (56) References JP-A-5-218842 (JP, A) JP-A-6-53803 ( JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H03K 17/78

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号に応答して光信号を出力する発
光ダイオードと、その発光ダイオードの光信号を受光し
て光起電力を発するフォトダイオードアレイと、そのフ
ォトダイオードアレイの光起電力が、ゲート・ソース間
に印加されて、ドレイン・ソース間が非導通状態から導
通状態に切り替わる出力用MOSFETと、前記出力用
MOSFETのゲート・ソース間の蓄積電荷の放電経路
を形成する、ゲートが前記フォトダイオードアレイのカ
ソードに接続された、ノーマリ・オン型の第1MOSF
ETと、前記出力用MOSFETのソースと前記フォト
ダイオードアレイのカソード間に接続された第1高抵抗
素子と、前記出力用MOSFETのゲートと前記第1M
OSFETのドレイン間に接続された第2高抵抗素子と
を備えた光結合型半導体リレーにおいて、前記フォトダ
イオードアレイのアノード・カソード間に、前記フォト
ダイオードアレイから前記出力用MOSFETに出力さ
れる電流を制限する、ノーマリ・オフ型の第2MOSF
ETを接続し、前記フォトダイオードアレイのカソード
と前記出力用MOSFETのソース間に、前記フォトダ
イオードアレイの出力電流が所定の値を越えた場合に、
その両端電圧によって前記第2MOSFETを導通状態
にバイアスすると共に、前記出力用MOSFETが導通
状態に移行する際に前記第1高抵抗素子及び前記第2高
抵抗素子と共に前記フォトダイオードアレイから流れる
電流を制限する抵抗素子を接続したことを特徴とする光
結合型半導体リレー。
1. A light emitting diode that outputs an optical signal in response to an input signal, a photodiode array that receives an optical signal of the light emitting diode and generates a photovoltaic power, and a photovoltaic power of the photodiode array is: An output MOSFET applied between the gate and the source to switch from a non-conductive state to a conductive state between the drain and the source, and a discharge path for accumulated charge between the gate and the source of the output MOSFET. Normally-on type first MOSF connected to the cathode of the diode array
ET; a first high-resistance element connected between the source of the output MOSFET and the cathode of the photodiode array; a gate of the output MOSFET and the first transistor;
In an optically coupled semiconductor relay having a second high resistance element connected between the drains of OSFETs, a current output from the photodiode array to the output MOSFET is supplied between an anode and a cathode of the photodiode array. Normally-off second MOSF to limit
ET is connected, and between the cathode of the photodiode array and the source of the output MOSFET, when the output current of the photodiode array exceeds a predetermined value,
The voltage across the second MOSFET biases the second MOSFET into a conductive state, and the output MOSFET conducts.
When transitioning to the state, the first high resistance element and the second high resistance element
Flows from the photodiode array with the resistive element
An optically coupled semiconductor relay to which a resistance element for limiting a current is connected.
【請求項2】 入力信号に応答して光信号を出力する発
光ダイオードと、その発光ダイオードの光信号を受光し
て光起電力を発するように配置されたフォトダイオード
アレイと、そのフォトダイオードアレイの光起電力が、
ゲート・ソース間に印加されて、ドレイン・ソース間が
非導通状態から導通状態に切り替わる出力用MOSFE
Tと、前記出力用MOSFETのゲート・ソース間の蓄
積電荷の放電経路を形成する、ゲートが前記フォトダイ
オードアレイのカソードに接続された、ノーマリ・オン
型の第1MOSFETと、前記出力用MOSFETのソ
ースと前記フォトダイオードアレイのカソード間に接続
された第1高抵抗素子と、前記出力用MOSFETのゲ
ートと前記第1MOSFETのドレイン間に接続された
第2高抵抗素子とを備えた光結合型半導体リレーにおい
て、前記フォトダイオードアレイのアノード・カソード
間に、前記フォトダイオードアレイから前記出力用MO
SFETに出力される電流を制限するバイポーラトラン
ジスタを接続し、前記フォトダイオードアレイのカソー
ドと前記出力用MOSFETのソース間に、前記フォト
ダイオードアレイの出力電流が所定の値を越えた場合
に、その両端電圧によって前記バイポーラトランジスタ
を導通状態にバイアスすると共に、前記出力用MOSF
ETが導通状態に移行する際に前記第1高抵抗素子及び
前記第2高抵抗素子と共に前記フォトダイオードアレイ
から流れる電流を制限する抵抗素子を接続したことを特
徴とする光結合型半導体リレー。
2. A light emitting diode for outputting an optical signal in response to an input signal, a photodiode array arranged to receive an optical signal of the light emitting diode and generate a photovoltaic, and Photovoltaic
An output MOSFE that is applied between a gate and a source and switches from a non-conductive state to a conductive state between the drain and source
T, a normally-on type first MOSFET having a gate connected to the cathode of the photodiode array, forming a discharge path for accumulated charge between the gate and source of the output MOSFET, and a source of the output MOSFET And a first high-resistance element connected between a cathode of the photodiode array and a second high-resistance element connected between a gate of the output MOSFET and a drain of the first MOSFET. The output MO from the photodiode array between the anode and the cathode of the photodiode array.
A bipolar transistor for limiting the current output to the SFET is connected, and between the cathode of the photodiode array and the source of the output MOSFET, when the output current of the photodiode array exceeds a predetermined value, both ends thereof The bipolar transistor is biased to a conductive state by a voltage, and the output MOSF
When the ET transitions to the conductive state, the first high resistance element and
The photodiode array together with the second high resistance element
An optically coupled semiconductor relay to which a resistance element for restricting a current flowing from the semiconductor device is connected.
JP07245010A 1995-09-25 1995-09-25 Optically coupled semiconductor relay Expired - Fee Related JP3086905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07245010A JP3086905B2 (en) 1995-09-25 1995-09-25 Optically coupled semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07245010A JP3086905B2 (en) 1995-09-25 1995-09-25 Optically coupled semiconductor relay

Publications (2)

Publication Number Publication Date
JPH0993105A JPH0993105A (en) 1997-04-04
JP3086905B2 true JP3086905B2 (en) 2000-09-11

Family

ID=17127240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07245010A Expired - Fee Related JP3086905B2 (en) 1995-09-25 1995-09-25 Optically coupled semiconductor relay

Country Status (1)

Country Link
JP (1) JP3086905B2 (en)

Also Published As

Publication number Publication date
JPH0993105A (en) 1997-04-04

Similar Documents

Publication Publication Date Title
EP0398246A2 (en) Photocoupler apparatus capable of shortening switching time of output contact
JP3086905B2 (en) Optically coupled semiconductor relay
JPH06252727A (en) Control circuit of mos semiconductor element
JP2521663B2 (en) Semiconductor relay circuit
JP3451810B2 (en) Optically coupled semiconductor relay
JP3086833B2 (en) Optically coupled semiconductor relay
JPH06181431A (en) Solid-state relay
JP3637749B2 (en) Semiconductor relay
JPH10308529A (en) Semiconductor relay
JP2740426B2 (en) Semiconductor relay
JPH0365816A (en) Optical coupling type relay circuit
JP2743874B2 (en) Solid state relay
JP3006281B2 (en) Optically coupled relay circuit
JP2919108B2 (en) Optically coupled relay circuit
JP2000252514A (en) Semiconductor relay
JPH06164354A (en) Semiconductor relay
JPH10215159A (en) Semiconductor relay
JPH0998079A (en) Semiconductor relay
JPH04324711A (en) Semiconductor relay circuit
JPH1154784A (en) Semiconductor relay
JPH1051287A (en) Semiconductor relay circuit
JP2002050952A (en) Semiconductor relay and its manufacturing method
JPH11346149A (en) Semiconductor relay
JPH04159811A (en) Optical coupling type relay circuit
JPH0479175B2 (en)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000530

LAPS Cancellation because of no payment of annual fees