JPS63153916A - Semiconductor switching circuit - Google Patents
Semiconductor switching circuitInfo
- Publication number
- JPS63153916A JPS63153916A JP61255023A JP25502386A JPS63153916A JP S63153916 A JPS63153916 A JP S63153916A JP 61255023 A JP61255023 A JP 61255023A JP 25502386 A JP25502386 A JP 25502386A JP S63153916 A JPS63153916 A JP S63153916A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- resistor
- fet
- source
- normally
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 230000001052 transient effect Effects 0.000 abstract description 5
- 101150015217 FET4 gene Proteins 0.000 abstract 3
- 101150073536 FET3 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
（技術分野）
本発明は、光信号によって動ｆヤする半導体スイ／チ回
路に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a semiconductor switch/ch circuit operated by an optical signal.
（背磨技１４：ｉ ）
第３図に従来の半導（本スイッチ回路を示す。この回路
においては、２つの光ｌｔ！２′：ｒ：Ｌカダイオード
１レイ（１）、（１０）を用いており、入射光が同時に
２つの光起電力ダイオードアレイ（１）、（１０）に照
射されるようにしている。入射光が有る場合には、デプ
レッションモードのＪＦＥＴよりなる駆動用ＦＥＴ（４
）は光起電力ダイオードアレイ（１ｏ）の出力電圧によ
りオフ状態とされ、出力用のＭＯＳＦＥＴ（３）のゲー
ト・ソース間容量は光起電力ダイオードアレイ（１）の
出力によりコ速に充電される０次に、入射光が無い場合
には、デプレッションモードの駆動用Ｆ Ｅ Ｔ （４
）のゲート・ソース間に蓄積されていた電荷は抵抗器（
９）を介して放電され、駆動用Ｆ Ｅ Ｔ （４）のゲ
ート・ソース間の電位差は無くなる。したがって、デプ
レッションモードの駆動用Ｆ Ｅ Ｔ （４）はオン状
態となって、出方用ＭＯＳＦＥＴ（３）のゲート・ソー
ス間容量に蓄えられた電荷を急速に放電し、出方用Ｍ
ＯＳ Ｆ Ｅ Ｔ （３）をオフさせる０、
この従来例にあっては、出方用ＭＯ８ＦＥＴ（３）のゲ
ート・ソース間容量を急速に充・放電するために、光起
電力ダイオードアレイ（１ｏ）と、抵抗器（９）、及び
、デプレッションモードの駆動用ＦＥＴ（４）を用いて
いるが、光起電力ダイオードアレイ（ｌＯ）は光起電力
ダイオードを十数個直列に並べて構成する必要があり、
第３図の破線で囲まれた出力用ＭＯＳＦＥＴ（３）の駆
動回路を１チツプの半導体集債回路で製作しようとする
場合に、チップ上に光起電力ダイオードアレイ（１０）
が大きなスペースを占めることになり、チップ面積が増
大し、歩留まりが低下するという問題があった。(Back Polishing Technique 14:i) Figure 3 shows a conventional semiconductor switch circuit.In this circuit, two light lt!2':r:L diode 1 ray (1), is used, so that the incident light is simultaneously irradiated to the two photovoltaic diode arrays (1) and (10).When there is incident light, a driving FET consisting of a depletion mode JFET ( 4
) is turned off by the output voltage of the photovoltaic diode array (1o), and the gate-source capacitance of the output MOSFET (3) is rapidly charged by the output of the photovoltaic diode array (1). 0th order, when there is no incident light, the depression mode driving FET (4
) The charge accumulated between the gate and source of the resistor (
9), and the potential difference between the gate and source of the driving FET (4) disappears. Therefore, the depletion mode driving FET (4) is turned on, rapidly discharging the charge stored in the gate-source capacitance of the output MOSFET (3), and
In this conventional example, in order to rapidly charge and discharge the gate-source capacitance of the output MO8FET (3), a photovoltaic diode array (1o ), a resistor (9), and a depletion mode drive FET (4), but the photovoltaic diode array (lO) must be constructed by arranging more than ten photovoltaic diodes in series. can be,
When trying to manufacture the drive circuit for the output MOSFET (3) surrounded by the broken line in Figure 3 using a single-chip semiconductor integrated circuit, a photovoltaic diode array (10) is placed on the chip.
The problem is that the chip occupies a large space, increases the chip area, and lowers the yield.
（発明の目的）
本発明は、上述のような点に鑑みてなされたものであり
、その目的とするところは、１シリーズの光起電力ダイ
オードアレイのみにより、出力用ＭＯＳＦＥＴのゲート
・ソース間容量を急速に充放電できるようにして、入力
悪友を上げ、且つ、高速動作を可能とした半導体スイッ
チ回路を提供するにある。(Object of the Invention) The present invention has been made in view of the above points, and its purpose is to reduce the gate-source capacitance of an output MOSFET using only one series of photovoltaic diode arrays. To provide a semiconductor switch circuit which is capable of rapidly charging and discharging, increasing the input frequency and enabling high-speed operation.
（発明の開示）
本発明に係る半導体スイッチ回路は、第１図または第２
図に示すように、光信号を受光して光起電力を発生する
光起電力ダイオードアレイ（１）と、光起電力ダイオー
ドアレイ（１）と直列的に接続された抵抗器（２）と、
光起電・カダイオードアレイ（１）の光起電力を前記抵
抗器（２）を介してゲート・ソース間に印加されて第１
のインピーダンス状態から第２のインピーダンス状態に
切替わる出力用ＭＯＳ Ｆ Ｅ Ｔ ＜３）と、出力用
Ｍ ＯＳ Ｆ Ｅ Ｔ （：ｌｌ）ノゲート・ソース間
にドレイン・ソース間を接続され、前記抵抗器（２）の
両端にゲート・ソース間を接続されて、光起電力ダイオ
ードアレイ（１）の電圧発生時には前記抵抗３（２）の
両端電圧にてオフ状態にバイアスされるデプレッション
モードの駆動用Ｆ Ｅ Ｔ （４）と、前記抵抗器（２
）に並列接続され、前記デプレッションモードの駆動用
Ｆ Ｅ Ｔ （４）のスレショルド電圧よりも高い電圧
が印加されているときに導通するノーマリ・オフ素子（
５）とを有し、前記ノーマリ・オフ素子（５）は導通時
の通電電流にて前記出力用ＭＯＳＦＥＴ（３）のゲート
・ソース間容量を充電するように接続して成るものであ
る。(Disclosure of the Invention) The semiconductor switch circuit according to the present invention is shown in FIG.
As shown in the figure, a photovoltaic diode array (1) that receives an optical signal and generates photovoltaic force, a resistor (2) connected in series with the photovoltaic diode array (1),
The photovoltaic force of the photovoltaic/cadiode array (1) is applied between the gate and source via the resistor (2) to
The drain and source are connected between the output MOS FET <3) which switches from the impedance state to the second impedance state, and the output MOS FET (:ll) gate-source, and the resistor (2) is connected between the gate and source of the photovoltaic diode array (1), and is biased to the off state by the voltage across the resistor 3 (2) when the voltage of the photovoltaic diode array (1) is generated. E T (4) and the resistor (2
), the normally-off element (
5), the normally-off element (5) is connected so as to charge the gate-source capacitance of the output MOSFET (3) with a current flowing when it is conductive.
以下、本発明の実施例についてコと明する。Examples of the present invention will be explained below.
及１匠り
第１図は本発明の一実施例の回路図である０本実施例に
あっては、前記ノーマリ・オフ素子（５）として、ツェ
ナーダイオード（５ａ）を用いており、このツェナーダ
イオード（５ａ）は駆動用ＦＥ Ｔ （４）のスレショ
ルド電圧よりも高いツェナー電圧を有しており、導通時
にはそのツェナー電流にて出力用ＭＯＳＦＥＴ（３）の
ゲート・ソース間容量を充電するような極性に接続され
ている。1. Figure 1 is a circuit diagram of an embodiment of the present invention. In this embodiment, a Zener diode (5a) is used as the normally-off element (5). The diode (5a) has a Zener voltage higher than the threshold voltage of the drive FET (4), and when it is conductive, the Zener current charges the gate-source capacitance of the output MOSFET (3). Connected to polarity.
出力用ＭＯＳＦＥＴ（３）としては、エンハンスメント
モードのＮチャンネルＭ□５ＦＩＥＴを用いており、ト
レイン側がソース側に対して正電位となるように、負荷
（７）及び電源（８）を接続されている。また、本実施
例にあっては、デプレッションモードの駆動用Ｆ ＥＴ
（４）としては、接３型１”ＥＴ（ＪＦＥＴ）を用い
ている。光起電力ダイオードアレイ（１）には、発光ダ
イオードのような発光素子からの光信号が入射される。An enhancement mode N-channel M□5FIET is used as the output MOSFET (3), and the load (7) and power supply (8) are connected so that the train side has a positive potential with respect to the source side. . In addition, in this embodiment, the depression mode driving FET
As (4), a contact type 1"ET (JFET) is used. An optical signal from a light emitting element such as a light emitting diode is incident on the photovoltaic diode array (1).
以下、第１図実施例回路の動ｆヤについて説明する、光
信号が受光されると、光起電力ダイオードアレイ（１）
は電流を発生する。この電流は常時はオン状態にある駆
動用Ｆ ＥＴ （４）を介して抵抗器（２）に流れる。The operation of the embodiment circuit shown in FIG. 1 will be explained below. When an optical signal is received, the photovoltaic diode array (1)
generates a current. This current flows to the resistor (2) via the driving FET (4) which is normally in an on state.
抵抗器（２）の両端に発生する電圧が、駆動用Ｆ Ｅ
Ｔ （４）のスレショルド電圧を越えると、駆動用Ｆ
Ｅ Ｔ （４）がオフする。これによって、光起電力ダ
イオードアレイ（１）からの電流は、出力用ＭＯＳＦＥ
Ｔ（３）のゲート・ソース間容量を充電し、ＭＯＳＦＥ
Ｔ（３）のゲーＩ−電位を上昇させて、ＭＯＳＦＥＴ（
３）をＯＦＦ状態からＯＮ状態へと移行させる。この過
渡的な状態の時、ＭＯ３Ｆ Ｅ Ｔ （３）のドレイン
電位は電源電圧がらゼロ電位にまで低下する。そのなめ
、Ｍ ＯＳ Ｆ Ｅ Ｔ （３）のゲート・ドレイン間
電位差も大きく変化し、その間の容量に蓄えられた電荷
を光起電力ダイオードアレイ（１）を通して放電する必
要がある。この放電時間が、回路全体の応答時間の大部
分を占めている。この放電時間を決定するのが、光起電
力ダイオードアレイ（１）と抵抗器（２）を流れる電流
であり、抵抗器（２）の抵抗値が大きいと、ここを流れ
る電流が少なくなり、応答時間が遅くなる０反面、この
抵抗器（２）の抵抗値が大きいと、少しの光電流で駆動
用Ｆ Ｅ Ｔ （４）をＯＦＦ’させることができ、入
力悪友が良くなる。そこで、入力感度は良くしたままで
、応答時間も速くするために、抵抗器（２）の両端にツ
ェナーダイオード（５ａ）を接続し、出力用ＭＯ８ＦＥ
Ｔ（３）が０ＦＦｕ、ＲからＯＮ状態へ移行する過渡的
な時間においては、ツェナーダイオード（５ａ）を通っ
て電流が流れ、応答時間を短くする。過渡的な状君が終
了すると、つまり、出力用ＭＯ３Ｉ？ＥＴ（３）のゲー
ト・ドレイン間容量の放電と、ゲート・ソース間容量の
充電が完了して、出力用ＭＯ３ｒ；’ＥＴ（３）のゲー
ト・ソース間電圧が上昇すると、抵抗器（２）を流れる
電流は少なくなり、この部分の電圧降下が小さくな２て
、ツェナー電圧以下となった時点でツェナーダイオード
（５ａ）は非導通状態となる。その後は、駆動用Ｆ Ｅ
Ｔ （４）のドレイン・ソース間を介して僅かな電流
が流れ、抵抗器（２）に生じる電圧によって駆動用Ｆ
Ｅ Ｔ （４）が高インピーダンス状態に保持されるよ
うになっている。The voltage generated across the resistor (2) is the driving F E
When the threshold voltage of T (4) is exceeded, the driving F
E T (4) turns off. Thereby, the current from the photovoltaic diode array (1) is transferred to the output MOSFE.
Charge the gate-source capacitance of T(3) and
By increasing the gate I-potential of T(3), the MOSFET (
3) from the OFF state to the ON state. During this transient state, the drain potential of MO3F ET (3) decreases from the power supply voltage to zero potential. Therefore, the potential difference between the gate and drain of the MOS FET (3) also changes greatly, and it is necessary to discharge the charge stored in the capacitance between them through the photovoltaic diode array (1). This discharge time occupies most of the response time of the entire circuit. This discharge time is determined by the current flowing through the photovoltaic diode array (1) and the resistor (2). If the resistance value of the resistor (2) is large, the current flowing through it will be small and the response will be On the other hand, if the resistance value of this resistor (2) is large, the driving FET (4) can be turned off with a small amount of photocurrent, which improves the input resistance. Therefore, in order to increase the response time while maintaining good input sensitivity, a Zener diode (5a) is connected across the resistor (2), and a MO8FE for output is connected.
During the transient time when T(3) transitions from 0FFu and R to the ON state, current flows through the Zener diode (5a), shortening the response time. When the transient state ends, that is, the output MO3I? When the discharge of the capacitance between the gate and drain of ET (3) and the charging of the capacitance between the gate and source are completed and the voltage between the gate and source of output MO3r;'ET (3) increases, the resistor (2) The current flowing through the zener diode (5a) decreases, and the voltage drop at this portion becomes small. 2 When the voltage drops below the zener voltage, the zener diode (5a) becomes non-conductive. After that, drive F E
A small current flows between the drain and source of T (4), and the voltage generated in resistor (2) causes the driving F
E T (4) is maintained in a high impedance state.
光信号が入射されなくなると、光起電力ダイオードアレ
イ（１）からの電流がなくなる。このため、駆動用Ｆ
Ｅ Ｔ （４）のゲート・ソース間電圧が下がり、駆動
用Ｆ Ｅ Ｔ （４）がオン状態となって、出力用Ｍ
ＯＳ Ｆ Ｅ Ｔ （３）のゲート・ソース間容量に蓄
積されていた電荷が駆動用Ｆ Ｅ Ｔ （４）を通って
急速に放電される。これによって、出力用ＭＯＳＦＥ
Ｔ （３）はオフ状態となり、リレー出力端子（６）、
（６゛）間が遮断される。なお、駆動用Ｆ Ｅ Ｔ （
４）のゲート・ソース間容量の蓄櫃電荷は抵抗器（２）
を介して放電されることになるが、駆動用Ｆ Ｅ Ｔ
（４）は出力用ＭＯＳＦＥＴ（３）に比べると遥かに容
量が小さいので、その放電に要する時間は短い。When no optical signal is incident, there is no current from the photovoltaic diode array (1). For this reason, the driving F
The gate-source voltage of E T (4) decreases, driving F E T (4) turns on, and output M
The charge accumulated in the gate-source capacitance of the OS FET (3) is rapidly discharged through the driving FET (4). As a result, the output MOSFE
T (3) is in the off state, and the relay output terminal (6),
(6゛) is cut off. In addition, the driving FET (
The storage charge of the gate-source capacitance in 4) is the resistor (2)
It will be discharged via the driving FET
Since MOSFET (4) has a much smaller capacity than output MOSFET (3), the time required for its discharge is short.
及ｌ匠ｌ
第２１１Ｊは本発明の他の実施例である０本実施例にあ
っては、前記ノーマリ・オフ素子（５）として。and No. 211J is another embodiment of the present invention. In this embodiment, the normally-off element (5) is used.
ゲート・ドレイン間を短絡したエンハンスメントモード
のＩＴ Ｅ Ｔ （５１＋）を用いており、このＩＴ
ＥＴ （５ｂ）は駆動用Ｆ Ｅ Ｔ （４）のスレショ
ルド電圧よりも高いスレショルド電圧を有しており、導
通時にはそのドレイン電流にて出力用ＭＯ８ＦＥＴ（：
Ｉｔ）のゲート・ソース間容量を充電するような極性に
接続されている。An enhancement mode ITET (51+) with the gate and drain shorted is used, and this IT
ET (5b) has a threshold voltage higher than the threshold voltage of driving FET (4), and when it is conductive, its drain current connects the output MO8FET (:
It is connected to a polarity that charges the gate-source capacitance of .It).
エンハンスメントモードのＦ Ｅ Ｔ （５ｂ）は、ゲ
ート・ソース間に電圧が印加されていないときには、ド
レイン ソース間がＯＦＦ状態となっており、ゲート・
ソース間に所定のスレシ」ルド電圧以上の電圧が印加さ
れると、ドレイン・ソース間が導通状態となる。したが
って、ゲート・ドレイン間を短絡して使用すれば、ドレ
イン・ソース間の電圧が所定のスレショルド電圧以上と
なったときにのみドレイン ソース間が導通状君となる
ようにｆヤ用し、第１図実施例におけるツェナーダイオ
ード（５ａ）と置き換えることができる。第２図実施例
のその他の動（Ｆについては、第１図実施例と同（１社
であるので、重複する説明は省略する。In the enhancement mode FET (5b), when no voltage is applied between the gate and source, the drain and source are in an OFF state, and the gate and source are in an OFF state.
When a voltage equal to or higher than a predetermined threshold voltage is applied between the source, the drain and source become conductive. Therefore, if the gate and drain are short-circuited, the first It can be replaced with the Zener diode (5a) in the illustrated embodiment. Other operations in the embodiment in FIG. 2 (F is the same as in the embodiment in FIG. 1 (one company), so redundant explanation will be omitted.
なお、前記各実施例においては、デプレソシジンモード
の駆動用Ｆ Ｅ Ｔ （４）として、接り望のＦＥＴ（
ＪＦＥＴ）を用いているが、デプレ・ソションモードの
八ｌ０３ＦＥＴＪ？？ＳＩＴを用いても構わない、また
、出力用Ｍｏ５ＦＥＴ（３）についても、Ｐチャンネル
型のものやデプレッションモードのものに置き換えるこ
とが可能である。In each of the above embodiments, the desired FET (
JFET), but is it 8l03FETJ in despres-sotion mode? ? SIT may be used, and the output Mo5FET (3) can also be replaced with a P-channel type or depletion mode type.
（発明の効果）
以上のように、本発明においては、光起電力ダイオード
アレイの光起電力を抵抗器を介して出力用Ｍ ＯＳ Ｆ
Ｅ Ｔのゲート・ソース間に印加し、出力用ＭＯＳＦ
ＥＴのゲート・ソース間に接続されたデプレッションモ
ードの！１ＦＪｌ用ＦＥＴを前記抵抗器の両端電圧にて
バイアス・オフするようにしたから、１シリーズの光起
電力ダイオードアレイにより出力用ＭＯＳＦＥＴと駆動
用ＦＥＴとを側御することができ、また、前記抵抗器と
並列に駆動用ＦＥＴのスレショルド電圧よりも高い電圧
が印加されているときに導通するノーマリ・オフ素子を
接続したから、光起電力ダイオードアレイが電圧を発生
した過渡期においては、前記ノーマリ・オフ素子を介し
て出力用ＭＯＳＦＥＴのゲート・ドレイン間容量の放電
を急速に行うことができ、したがって、スイッチン′グ
時間を短縮することができるという効果がある。(Effects of the Invention) As described above, in the present invention, the photovoltaic force of the photovoltaic diode array is transferred to the output MOSFET through the resistor.
Apply between the gate and source of ET and output MOSF
Depression mode connected between the gate and source of ET! Since the FET for 1FJl is biased and turned off by the voltage across the resistor, the output MOSFET and the drive FET can be controlled by the 1 series photovoltaic diode array, and the resistor Since a normally-off element that conducts when a voltage higher than the threshold voltage of the drive FET is applied is connected in parallel with the photovoltaic diode array, during the transient period when the photovoltaic diode array generates a voltage, the normally-off element This has the effect that the gate-drain capacitance of the output MOSFET can be rapidly discharged via the OFF element, and therefore the switching time can be shortened.
第１Ｉ２１は本発明の一実施例の回路図、第２図は本発
明の池の実施間の回路図、第３図はｂ℃来例の回路図で
ある。
（１）は光起電力ダイオードアレイ、（２）は抵抗器、
（３）ハ出力用ＭＯＳＦＥＴ、（４）ハ駆動用ＦＥＴ、
（５）はノーマリ・オフ素子、（５ａ）はツェナーダイ
オード、（５ｂ）はエンハンスメントモードのＦＥＴで
ある。1I21 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a circuit diagram of an implementation of the pond of the present invention, and FIG. 3 is a circuit diagram of a conventional example. (1) is a photovoltaic diode array, (2) is a resistor,
(3) C output MOSFET, (4) C drive FET,
(5) is a normally-off element, (5a) is a Zener diode, and (5b) is an enhancement mode FET.
Claims (3)
イオードアレイと、光起電力ダイオードアレイと直列的
に接続された抵抗器と、光起電力ダイオードアレイの光
起電力を前記抵抗器を介してゲート・ソース間に印加さ
れて第１のインピーダンス状態から第２のインピーダン
ス状態に切替わる出力用ＭＯＳＦＥＴと、出力用ＭＯＳ
ＦＥＴのゲート・ソース間にドレイン・ソース間を接続
され、前記抵抗器の両端にゲート・ソース間を接続され
て、光起電力ダイオードアレイの電圧発生時には前記抵
抗器の両端電圧にてオフ状態にバイアスされるデプレッ
ションモードの駆動用ＦＥＴと、前記抵抗器に並列接続
され、前記デプレッションモードの駆動用ＦＥＴのスレ
ショルド電圧よりも高い電圧が印加されているときに導
通するノーマリ・オフ素子とを有し、前記ノーマリ・オ
フ素子は導通時の通電電流にて前記出力用ＭＯＳＦＥＴ
のゲート・ソース間容量を充電するように接続して成る
ことを特徴とする半導体スイッチ回路。(1) A photovoltaic diode array that receives an optical signal and generates photovoltaic force, a resistor connected in series with the photovoltaic diode array, and a resistor that converts the photovoltaic force of the photovoltaic diode array to the resistor. an output MOSFET that is switched from a first impedance state to a second impedance state by applying an applied voltage between the gate and source through a device; and an output MOS
The drain and source are connected between the gate and source of the FET, and the gate and source are connected to both ends of the resistor, and when the voltage of the photovoltaic diode array is generated, it is turned off at the voltage across the resistor. A biased depression mode drive FET, and a normally off element connected in parallel to the resistor and conductive when a voltage higher than a threshold voltage of the depression mode drive FET is applied. , the normally-off element is connected to the output MOSFET by the current flowing when it is conductive.
A semiconductor switch circuit characterized in that the gate-source capacitance of the semiconductor switch circuit is connected to charge the gate-source capacitance of the semiconductor switch circuit.
ショルド電圧よりも高いツェナー電圧を有するツェナー
ダイオードであることを特徴とする特許請求の範囲第１
項記載の半導体スイッチ回路。(2) The normally-off element is a Zener diode having a Zener voltage higher than the threshold voltage of the driving FET.
Semiconductor switch circuit described in Section 1.
ショルド電圧よりも高いスレショルド電圧を有するエン
ハンスメントモードのＦＥＴであって、該ＦＥＴのゲー
ト・ドレイン間は短絡されていることを特徴とする特許
請求の範囲第１項記載の半導体スイッチ回路。(3) A patent claim characterized in that the normally-off element is an enhancement mode FET having a threshold voltage higher than the threshold voltage of a driving FET, and the gate and drain of the FET are short-circuited. The semiconductor switch circuit according to item 1.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/078,791 US4801822A (en) | 1986-08-11 | 1987-07-28 | Semiconductor switching circuit |
| CA 543599 CA1275708C (en) | 1986-08-11 | 1987-07-31 | Semiconductor switching circuit |
| KR1019870008570A KR900005818B1 (en) | 1986-08-11 | 1987-08-05 | Semiconductor switching circuit |
| GB8718919A GB2194699B (en) | 1986-08-11 | 1987-08-10 | Semiconductor switching circuit |
| SE8703111A SE500062C2 (en) | 1986-08-11 | 1987-08-10 | Electronic power switch |
| FR8711362A FR2602620B1 (en) | 1986-08-11 | 1987-08-10 | SEMICONDUCTOR SWITCHING CIRCUIT |
| DE19873726682 DE3726682A1 (en) | 1986-08-11 | 1987-08-11 | SEMICONDUCTOR CIRCUIT |
| IT4829587A IT1211712B (en) | 1986-08-11 | 1987-08-11 | SEMICONDUCTOR SWITCHING CIRCUIT |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18827286 | 1986-08-11 | ||
| JP61-188272 | 1986-08-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63153916A true JPS63153916A (en) | 1988-06-27 |
| JPH0481894B2 JPH0481894B2 (en) | 1992-12-25 |
Family
ID=16220761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61255023A Granted JPS63153916A (en) | 1986-08-11 | 1986-10-27 | Semiconductor switching circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63153916A (en) |
| KR (1) | KR900005818B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244907A (en) * | 1989-03-17 | 1990-09-28 | Matsushita Electric Works Ltd | Photocoupling relay circuit |
| JPH03238918A (en) * | 1990-02-15 | 1991-10-24 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167617A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167618A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH05114847A (en) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | Semiconductor relay |
| JP2009147022A (en) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | Optical semiconductor relay |
| JP2021125762A (en) * | 2020-02-04 | 2021-08-30 | 新日本無線株式会社 | High-frequency switch circuit |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036062A (en) * | 1973-07-02 | 1975-04-04 | ||
| JPS5368066A (en) * | 1976-11-30 | 1978-06-17 | Hitachi Ltd | Semiconductor switch |
| JPS553259A (en) * | 1978-06-21 | 1980-01-11 | Fujitsu Ltd | Switching circuit |
| JPS5529972U (en) * | 1978-08-16 | 1980-02-27 | ||
| US4492883A (en) * | 1982-06-21 | 1985-01-08 | Eaton Corporation | Unpowered fast gate turn-off FET |
| JPS61165210A (en) * | 1985-01-17 | 1986-07-25 | Ishikawajima Harima Heavy Ind Co Ltd | Rolling mill |
| JPH0478210A (en) * | 1990-07-18 | 1992-03-12 | Miharu Tsushin Kk | Automatic frequency control method for notch filter or band eliminate filter |
-
1986
- 1986-10-27 JP JP61255023A patent/JPS63153916A/en active Granted
-
1987
- 1987-08-05 KR KR1019870008570A patent/KR900005818B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5036062A (en) * | 1973-07-02 | 1975-04-04 | ||
| JPS5368066A (en) * | 1976-11-30 | 1978-06-17 | Hitachi Ltd | Semiconductor switch |
| JPS553259A (en) * | 1978-06-21 | 1980-01-11 | Fujitsu Ltd | Switching circuit |
| JPS5529972U (en) * | 1978-08-16 | 1980-02-27 | ||
| US4492883A (en) * | 1982-06-21 | 1985-01-08 | Eaton Corporation | Unpowered fast gate turn-off FET |
| JPS61165210A (en) * | 1985-01-17 | 1986-07-25 | Ishikawajima Harima Heavy Ind Co Ltd | Rolling mill |
| JPH0478210A (en) * | 1990-07-18 | 1992-03-12 | Miharu Tsushin Kk | Automatic frequency control method for notch filter or band eliminate filter |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02244907A (en) * | 1989-03-17 | 1990-09-28 | Matsushita Electric Works Ltd | Photocoupling relay circuit |
| JPH03238918A (en) * | 1990-02-15 | 1991-10-24 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167617A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH04167618A (en) * | 1990-10-26 | 1992-06-15 | Matsushita Electric Works Ltd | Semiconductor relay circuit |
| JPH05114847A (en) * | 1991-03-26 | 1993-05-07 | American Teleph & Telegr Co <Att> | Semiconductor relay |
| JP2009147022A (en) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | Optical semiconductor relay |
| JP2021125762A (en) * | 2020-02-04 | 2021-08-30 | 新日本無線株式会社 | High-frequency switch circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880003483A (en) | 1988-05-17 |
| KR900005818B1 (en) | 1990-08-11 |
| JPH0481894B2 (en) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4419586A (en) | Solid-state relay and regulator | |
| CA1275708C (en) | Semiconductor switching circuit | |
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| JP2555887B2 (en) | Transfer type solid state relay | |
| US5138186A (en) | Solid state switch with last state memory | |
| US5514996A (en) | Photo-coupler apparatus | |
| JPS63153916A (en) | Semiconductor switching circuit | |
| USRE35836E (en) | Solid state optically coupled electrical power switch | |
| JPS62296617A (en) | Semiconductor relay circuit | |
| JPH10308529A (en) | Semiconductor relay | |
| JPH0365816A (en) | Optical coupling type relay circuit | |
| JPH0477015A (en) | Optical coupling type relay circuit | |
| JPH02100417A (en) | Optical mos relay | |
| JPH02135819A (en) | Optical coupling type relay circuit | |
| JPH04324711A (en) | Semiconductor relay circuit | |
| JPH02253718A (en) | Solid-state relay | |
| JPH0290720A (en) | Semiconductor relay circuit | |
| JPS6319911A (en) | Semiconductor relay circuit | |
| JPS62195918A (en) | Semiconductor relay circuit | |
| JPH05191244A (en) | Semiconductor relay | |
| JPH0346819A (en) | Solid-state relay | |
| JPH0290721A (en) | Optical coupling relay circuit | |
| JPS62213414A (en) | Semiconductor relay circuit | |
| JPS63236411A (en) | Solid-state relay | |
| JPH0998079A (en) | Semiconductor relay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |