JPS6221271B2 - - Google Patents
Info
- Publication number
- JPS6221271B2 JPS6221271B2 JP53164814A JP16481478A JPS6221271B2 JP S6221271 B2 JPS6221271 B2 JP S6221271B2 JP 53164814 A JP53164814 A JP 53164814A JP 16481478 A JP16481478 A JP 16481478A JP S6221271 B2 JPS6221271 B2 JP S6221271B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- package
- ceramic frame
- present
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Die Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置のパツケージの改良に関す
るものであり、特にGHz帯の周波数領域におい
て有効な高周波パツケージを提供するものであ
る。
るものであり、特にGHz帯の周波数領域におい
て有効な高周波パツケージを提供するものであ
る。
一般に半導体装置を外部回路に接続する場合、
安定動作等の要請のため抵抗体を直列接続により
媒介させる方法がしばしばとられている。半導体
装置が高周波ハイブリツドICである場合、この
抵抗体は通常ハイブリツドICと同一基板上に所
定の配置で製作されている。しかしこの場合、ハ
イブリツドICの基板の全体の面積が上記抵抗体
を形成する面積だけ大きくなり、装置を小型化し
ていくという観点から問題を生じていた。
安定動作等の要請のため抵抗体を直列接続により
媒介させる方法がしばしばとられている。半導体
装置が高周波ハイブリツドICである場合、この
抵抗体は通常ハイブリツドICと同一基板上に所
定の配置で製作されている。しかしこの場合、ハ
イブリツドICの基板の全体の面積が上記抵抗体
を形成する面積だけ大きくなり、装置を小型化し
ていくという観点から問題を生じていた。
本発明は、上記抵抗体をハイブリツドIC基板
上に形成することなく他の領域に形成させること
によつて装置全体を小型化することを目的として
いる。
上に形成することなく他の領域に形成させること
によつて装置全体を小型化することを目的として
いる。
本発明は、従来電気的な動作経路としてほとん
どかえりみられなかつたパツケージの封止領域に
上記抵抗体を形成させる構造をとることを特徴と
している。以下図面により説明する。
どかえりみられなかつたパツケージの封止領域に
上記抵抗体を形成させる構造をとることを特徴と
している。以下図面により説明する。
第１図は２個のRF用端子と３個の引出し用端
子をもつパツケージの立体図である。まず装置に
とりつけるための開口部１が形成された金属製基
板２上に、第１のセラミツク枠３が設置され、次
にこの第１のセラミツク枠の幅より小さな幅をも
つ第２のセラミツク枠４が封止設置されてパツケ
ージが構成されている。本発明においては、抵抗
体を第１のセラミツク枠上に形成させることを特
徴としている。すなわち第２図ａに示す第１のセ
ラミツク枠３の上側の面に第２図ｂに示すように
RF用端子のための領域を形成すべく例えば金な
どの金属被着領域５，６がまず形成され、次に抵
抗体を形成すべく、モリブデンとマンガンの合金
からなる抵抗体を領域７，８，９に被着させる。
子をもつパツケージの立体図である。まず装置に
とりつけるための開口部１が形成された金属製基
板２上に、第１のセラミツク枠３が設置され、次
にこの第１のセラミツク枠の幅より小さな幅をも
つ第２のセラミツク枠４が封止設置されてパツケ
ージが構成されている。本発明においては、抵抗
体を第１のセラミツク枠上に形成させることを特
徴としている。すなわち第２図ａに示す第１のセ
ラミツク枠３の上側の面に第２図ｂに示すように
RF用端子のための領域を形成すべく例えば金な
どの金属被着領域５，６がまず形成され、次に抵
抗体を形成すべく、モリブデンとマンガンの合金
からなる抵抗体を領域７，８，９に被着させる。
次に第２図ｃに示すように第２のセラミツク枠
４を第１のセラミツク枠３上に重ねて設置し、焼
結工程をへて接着させる。上面からみたときの
RF用端子領域は５ａ，５ｂ，６ａ，６ｂであ
り、抵抗体が形成されている領域は７ａ，７ｂ，
８ａ，８ｂ，９ａ，９ｂとなつている。
４を第１のセラミツク枠３上に重ねて設置し、焼
結工程をへて接着させる。上面からみたときの
RF用端子領域は５ａ，５ｂ，６ａ，６ｂであ
り、抵抗体が形成されている領域は７ａ，７ｂ，
８ａ，８ｂ，９ａ，９ｂとなつている。
次に第２図ｄに示すように抵抗体が形成され、
露出されている領域に金メツキをおこなうことに
よつて、導電性の端子領域１０ａ，１０ｂ，１１
ａ，１１ｂ，１２ａ，１２ｂを形成させる。この
場合第２のセラミツク枠４で被われた抵抗体の存
在する領域１０ｃ，１１ｃ，１２ｃは抵抗体とし
て作用する。
露出されている領域に金メツキをおこなうことに
よつて、導電性の端子領域１０ａ，１０ｂ，１１
ａ，１１ｂ，１２ａ，１２ｂを形成させる。この
場合第２のセラミツク枠４で被われた抵抗体の存
在する領域１０ｃ，１１ｃ，１２ｃは抵抗体とし
て作用する。
この領域は、第１のセラミツク枠と第２のセラ
ミツク枠の封止部分に形成されている。
ミツク枠の封止部分に形成されている。
以上述べた工程を経ることによつて第１図に示
す構造のパツケージが得られる。
す構造のパツケージが得られる。
以上述べた本発明によるパツケージの構造によ
れば端子部内側部分１０ａ，１１ａ，１２ａと外
側部分１０ｂ，１１ｂ，１２ｂとが抵抗体を介し
て電気的に接続されることになる。この抵抗体の
値は、端子となる金属被着領域と抵抗体の被着の
パターンを任意に設定することによつて、所望と
する設計値とすることができる。
れば端子部内側部分１０ａ，１１ａ，１２ａと外
側部分１０ｂ，１１ｂ，１２ｂとが抵抗体を介し
て電気的に接続されることになる。この抵抗体の
値は、端子となる金属被着領域と抵抗体の被着の
パターンを任意に設定することによつて、所望と
する設計値とすることができる。
本発明によれば、第２のセラミツク枠６を封止
する際に用いるモリブデン―マンガンからなる抵
抗体が、パツケージで内部に設置されているハイ
ブリツドICと外部回路との間の接続にあたつて
直列抵抗をかねるという特徴をもつている。
する際に用いるモリブデン―マンガンからなる抵
抗体が、パツケージで内部に設置されているハイ
ブリツドICと外部回路との間の接続にあたつて
直列抵抗をかねるという特徴をもつている。
したがつて直列抵抗体をハイブリツドIC基板
上に形成することを要しないので、全体の小型化
に有効であるというばかりでなく、さらにパツケ
ージ封止工程が即抵抗体形成工程を兼ねているの
で、工程の簡略化にも有効であるという効果をあ
わせてもつている。
上に形成することを要しないので、全体の小型化
に有効であるというばかりでなく、さらにパツケ
ージ封止工程が即抵抗体形成工程を兼ねているの
で、工程の簡略化にも有効であるという効果をあ
わせてもつている。
第１図は本発明による高周波パツケージの構造
を説明するための概略立体図、第２図は本発明に
よる構造を得るための工程を説明するための平面
図をあらわす。 ２は金属製基板、３は第１のセラミツク枠、４
は第２のセラミツク枠、７，８，９は抵抗体被着
領域、１０ａ，１０ｂ，１１ａ，１１ｂ，１２
ａ，１２ｂは抵抗体上に金メツキがされている領
域をあらわす。
を説明するための概略立体図、第２図は本発明に
よる構造を得るための工程を説明するための平面
図をあらわす。 ２は金属製基板、３は第１のセラミツク枠、４
は第２のセラミツク枠、７，８，９は抵抗体被着
領域、１０ａ，１０ｂ，１１ａ，１１ｂ，１２
ａ，１２ｂは抵抗体上に金メツキがされている領
域をあらわす。
Claims (1)
- １ 基板上に第１の絶縁枠、第２の絶縁枠が順次
積設される高周波用パツケージであつて、パツケ
ージの封止領域である前記第１の絶縁枠と第２の
絶縁枠とが重なる面に一つ以上の抵抗体が設けら
れこの抵抗体が外部回路との直列抵抗体となつて
いることを特徴とする高周波用パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16481478A JPS5591845A (en) | 1978-12-28 | 1978-12-28 | Package for high frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16481478A JPS5591845A (en) | 1978-12-28 | 1978-12-28 | Package for high frequency |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5591845A JPS5591845A (en) | 1980-07-11 |
| JPS6221271B2 true JPS6221271B2 (ja) | 1987-05-12 |
Family
ID=15800418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16481478A Granted JPS5591845A (en) | 1978-12-28 | 1978-12-28 | Package for high frequency |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5591845A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59165438A (ja) * | 1983-03-09 | 1984-09-18 | Fujitsu Ltd | 半導体装置 |
-
1978
- 1978-12-28 JP JP16481478A patent/JPS5591845A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5591845A (en) | 1980-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252882A (en) | Surface acoustic wave device and its manufacturing method | |
| US6252778B1 (en) | Complex electronic component | |
| US7755182B2 (en) | Hybrid integrated circuit device, and method for fabricating the same, and electronic device | |
| US6456172B1 (en) | Multilayered ceramic RF device | |
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| EP0426284B1 (en) | RF transistor package with nickel oxide barrier | |
| JPS6119116B2 (ja) | ||
| US6466103B2 (en) | Saw filter duplexer device with optimal location of a phase matching line pattern and wire bonding pads | |
| CA1256589A (en) | Hermetic high frequency surface mount microelectronic package | |
| JPS6221271B2 (ja) | ||
| JP3854095B2 (ja) | 多層回路基板 | |
| JPS63107055A (ja) | 集積回路用パッケ−ジ | |
| JPS63107201A (ja) | 誘電体フィルタ | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH0312465B2 (ja) | ||
| JP3264760B2 (ja) | 半導体搭載用連結基板及びパッケージ並びに半導体装置の製造方法 | |
| JP2015211096A (ja) | 素子実装基板および実装構造体 | |
| JPH06244056A (ja) | 半導体素子収納用パッケージ | |
| JPH04363901A (ja) | 高周波、マイクロ波用混成集積回路及びその製造方法 | |
| JPS6316645A (ja) | 半導体素子収納用パツケ−ジの製造法 | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| JPH08222479A (ja) | チップコンデンサ | |
| JPH05243811A (ja) | 誘電体フィルタ | |
| JPS6365697A (ja) | 直流遮断用コンデンサの搭載方法 |