JPS62209846A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62209846A JPS62209846A JP61051957A JP5195786A JPS62209846A JP S62209846 A JPS62209846 A JP S62209846A JP 61051957 A JP61051957 A JP 61051957A JP 5195786 A JP5195786 A JP 5195786A JP S62209846 A JPS62209846 A JP S62209846A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- internal
- semiconductor substrate
- supply source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000001934 delay Effects 0.000 claims abstract description 4
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明の半導体集積回路は、半導体基板上に形成される
半導体四ｍ回路において、電圧供給源から供給される電
圧のレベルを検出する電圧レベル検出回路と、前記電圧
供給源から供給される電圧により作動し、＃ｉ記半導体
基板が所定の電位に設定されるように該半導体基板に電
圧を供給する電圧発生回路と、内部電源電圧により作動
される内部回路と、前記電圧供給源の電圧が一定の電圧
レベルに達するときこれを検出する前記電圧レベル検出
回路により制御されて作動し、該電圧供給源から内部回
路への内ｆＡ電源電圧の供給を遅らせるｉｌ！ｉ！延回
路とを有しており、内部回路の電源に電圧が供給される
前に基板電位を所定のレベルに下げておくことにより、
電源投入時の基板電位の上昇を原因として寄生サイリス
タがラッチ７−、プに至るのを防止する。
半導体四ｍ回路において、電圧供給源から供給される電
圧のレベルを検出する電圧レベル検出回路と、前記電圧
供給源から供給される電圧により作動し、＃ｉ記半導体
基板が所定の電位に設定されるように該半導体基板に電
圧を供給する電圧発生回路と、内部電源電圧により作動
される内部回路と、前記電圧供給源の電圧が一定の電圧
レベルに達するときこれを検出する前記電圧レベル検出
回路により制御されて作動し、該電圧供給源から内部回
路への内ｆＡ電源電圧の供給を遅らせるｉｌ！ｉ！延回
路とを有しており、内部回路の電源に電圧が供給される
前に基板電位を所定のレベルに下げておくことにより、
電源投入時の基板電位の上昇を原因として寄生サイリス
タがラッチ７−、プに至るのを防止する。
本発明は半導体基板上に形成される半導体集積回路に関
するものであり、更に詳しく言えば該半導体基板の電位
が所定の電位に設定されるように半導体基板に電圧を供
給する電圧発生回路（Ｇｅｎｅｒａｔｏｒ ）を備える
半導体集積回路に関するものである。
するものであり、更に詳しく言えば該半導体基板の電位
が所定の電位に設定されるように半導体基板に電圧を供
給する電圧発生回路（Ｇｅｎｅｒａｔｏｒ ）を備える
半導体集積回路に関するものである。
Ｐ型半導体基板上に形成されたＣＭＯ５記憶回路におい
て、Ｐ型基板の電位を一定のレベルに設定するための電
圧発生回路を有するものがある。
て、Ｐ型基板の電位を一定のレベルに設定するための電
圧発生回路を有するものがある。
この電圧発生回路はＰ−Ｎ接合を介して負の電荷を供給
して基板の電圧を下げるものである。
して基板の電圧を下げるものである。
ところでかかる半導体装置においては、構造と電源投入
時に接合容量を介してＶｃｃ電源と基板がカップリング
して該Ｐ型基板の電位が上昇するが、Ｐ−Ｎ接合の接合
容量の大きさや回路の太きさや配置によっては、Ｖｃｃ
電源が投入されるとき該基板の電位がＰ−Ｎ接合の順方
向電圧（約Ｏ，ＳＶ）を越えて一瞬のうちに寄生サイリ
スタがラッチアップすることがある（この様子を第３図
の電圧波形図に示す、）。
時に接合容量を介してＶｃｃ電源と基板がカップリング
して該Ｐ型基板の電位が上昇するが、Ｐ−Ｎ接合の接合
容量の大きさや回路の太きさや配置によっては、Ｖｃｃ
電源が投入されるとき該基板の電位がＰ−Ｎ接合の順方
向電圧（約Ｏ，ＳＶ）を越えて一瞬のうちに寄生サイリ
スタがラッチアップすることがある（この様子を第３図
の電圧波形図に示す、）。
このため電源間に大電流が流れて内部の半導体素子が破
壊されたり、他の装置が破壊される場合がある。
壊されたり、他の装置が破壊される場合がある。
本文ｔＪＪはかかる従来例の問題点に鑑み創作されたも
のであり、電源が投入されたときも寄生サイリスタによ
るラッチアップを防止することを回部とする半導体集積
回路の提供を目的とする。
のであり、電源が投入されたときも寄生サイリスタによ
るラッチアップを防止することを回部とする半導体集積
回路の提供を目的とする。
本発明は半導体基板上に形成される半導体集積回路にお
いて、電圧供給源から供給される電圧のレベルを検出す
る電圧レベル検出回路と、前記電圧供給源から供給され
る電圧により作動し、前記゛ト導体基板が所定の電位に
設定されるように該半導体基板に電圧を供給する電圧発
生回路と、内部電源電圧により作動される内部回路と、
前記電圧供給源の電圧が一定の電圧レベルに達するとき
これを検出する前記電圧レベル検出回路により制御され
て作動し、該電圧供給源から内部回路への内部電源電圧
の供給を・遅らせる遅延回路とを有することを特徴とす
る。
いて、電圧供給源から供給される電圧のレベルを検出す
る電圧レベル検出回路と、前記電圧供給源から供給され
る電圧により作動し、前記゛ト導体基板が所定の電位に
設定されるように該半導体基板に電圧を供給する電圧発
生回路と、内部電源電圧により作動される内部回路と、
前記電圧供給源の電圧が一定の電圧レベルに達するとき
これを検出する前記電圧レベル検出回路により制御され
て作動し、該電圧供給源から内部回路への内部電源電圧
の供給を・遅らせる遅延回路とを有することを特徴とす
る。
電圧供給源から電圧が供給されると電圧発生回路は動作
を開始して半導体基板の電位レベルを下げていく。
を開始して半導体基板の電位レベルを下げていく。
電圧レベル検出回路は電圧供給源から供給される電圧を
監視し、該電圧が一定の電圧レベルに達するとき遅延回
路を制御して動作させる。
監視し、該電圧が一定の電圧レベルに達するとき遅延回
路を制御して動作させる。
これにより遅延回路は内部回路の電源に対して電圧供給
源の電圧の供給を開始する。
源の電圧の供給を開始する。
内部回路の電源に電圧が供給されるとき容量性カップリ
ングにより半導体基板の電位が上昇するが、そのときに
は電圧発生回路によって該半導体基板の電位は十分に下
げられているので寄生サイリスクがラッチアップするま
でには至らない。
ングにより半導体基板の電位が上昇するが、そのときに
は電圧発生回路によって該半導体基板の電位は十分に下
げられているので寄生サイリスクがラッチアップするま
でには至らない。
次に図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係る半導体集積回路の回路
図である。
。第１図は本発明の実施例に係る半導体集積回路の回路
図である。
１は電圧レベル検出回路であり、直列に接続されたダイ
オード接続のｐチャネルトランジスタＱ１〜Ｑ３と高抵
抗値の抵抗Ｒ１からなる。
オード接続のｐチャネルトランジスタＱ１〜Ｑ３と高抵
抗値の抵抗Ｒ１からなる。
２は遅延回路であり、電圧レベル検出回路ｌの出力をゲ
ート入力とするインバータ４と、該インバータ４の出力
をゲート入力としソース、ドレインをそれぞれ電圧供給
源Ｖｃｃと内部回路のＶｃｃに接続するｐチャネルトラ
ンジスタＱ４からなる。
ート入力とするインバータ４と、該インバータ４の出力
をゲート入力としソース、ドレインをそれぞれ電圧供給
源Ｖｃｃと内部回路のＶｃｃに接続するｐチャネルトラ
ンジスタＱ４からなる。
３は電圧発生回路であり、電圧供給源Ｖｃｃから′−［
圧を供給されると直ちに動作を開始して不図示のＰ型半
導体基板に負の電圧を供給する。
圧を供給されると直ちに動作を開始して不図示のＰ型半
導体基板に負の電圧を供給する。
次に第２図の電圧波形図を参照しながら本発明の実施例
回路の動作を説明する。
回路の動作を説明する。
電源が投入される凹曲において電圧供給源のＶｃｃはＧ
ＮＤ電圧レベルにあるから、電圧レベル検出回路１．遅
延回路２および電圧発生回路３のいずれも非動作状態に
ある。従って内・部回路のＶｃｃおよび半導体基板もＧ
Ｎ Ｉ） ′ｉ［圧レベルにある。
ＮＤ電圧レベルにあるから、電圧レベル検出回路１．遅
延回路２および電圧発生回路３のいずれも非動作状態に
ある。従って内・部回路のＶｃｃおよび半導体基板もＧ
Ｎ Ｉ） ′ｉ［圧レベルにある。
次に電源Ｖｃｃの電圧が上昇し始める。これにより電圧
発生回路３が動作を開始して半導体基板の電位を徐々に
低下させる。
発生回路３が動作を開始して半導体基板の電位を徐々に
低下させる。
電圧供給源Ｖｃｃの電位が上昇してＱｌ、Ｑ２゜Ｑ３の
閾値電圧Ｖｔｈｎの総和で与えられる電圧レベルに達す
るとＱ１〜Ｑ３がオンするので、電圧レベル検出回路ｌ
の出力電圧電源Ｖｃｃの電圧の上昇とともにか上昇する
。この出力電圧がインバータ４の閾値電圧Ｖｒ を越え
るとインバータ４の出力が反転して低レベル電圧を出力
する。このときｐチャネルトランジスタＱ４がオンする
から、電圧供給源のＶｃｃから内部回路のＶｃｃｔ源に
電圧が供給される。
閾値電圧Ｖｔｈｎの総和で与えられる電圧レベルに達す
るとＱ１〜Ｑ３がオンするので、電圧レベル検出回路ｌ
の出力電圧電源Ｖｃｃの電圧の上昇とともにか上昇する
。この出力電圧がインバータ４の閾値電圧Ｖｒ を越え
るとインバータ４の出力が反転して低レベル電圧を出力
する。このときｐチャネルトランジスタＱ４がオンする
から、電圧供給源のＶｃｃから内部回路のＶｃｃｔ源に
電圧が供給される。
ところで内部回路のＶｃｃ電源に電圧が供給されるとき
、Ｐ−Ｎ接合容量などのカップリング作用により゛ヒ導
体基板の電位が持ちにぼられるが、このと３゛姓導基板
の電位は電圧発生回路３によって１−分ドぼられている
ので、ラッチアップのトリが一電圧にまでは達しない。
、Ｐ−Ｎ接合容量などのカップリング作用により゛ヒ導
体基板の電位が持ちにぼられるが、このと３゛姓導基板
の電位は電圧発生回路３によって１−分ドぼられている
ので、ラッチアップのトリが一電圧にまでは達しない。
その後、半導体基板は所定の電位（−２，５）に、内部
回路のＶｃｃ電源は所定の電位（５ｖ）に達して安定す
る。
回路のＶｃｃ電源は所定の電位（５ｖ）に達して安定す
る。
このように、本発明の実施例回路によれば半導体基板電
位が十分下げられた後に内部回路の電源Ｖｃｃに電圧が
供給されるように構成しているので、寄生容量のカップ
リング作用によって半導体基板の電位が電圧供給時に持
ち上っても寄生サイリスタがラッチアップに至ることな
く、従ってラッチアップによる半導体素子の破壊を防止
することができる。
位が十分下げられた後に内部回路の電源Ｖｃｃに電圧が
供給されるように構成しているので、寄生容量のカップ
リング作用によって半導体基板の電位が電圧供給時に持
ち上っても寄生サイリスタがラッチアップに至ることな
く、従ってラッチアップによる半導体素子の破壊を防止
することができる。
以上説明したように、本発明によれば半導体基板の電位
が電圧発生回路によって十分下げられた後に、内部回路
のＶｃｃ電源に電圧を供給するように構成しているので
、内部回路のＶｃｃ電源に電圧供給する時に半導体基板
の′ｌ［位が容量性カップリング等により持ち上げられ
たとしても寄生サイリスタがオンしてラッチアップに至
ることはない。
が電圧発生回路によって十分下げられた後に、内部回路
のＶｃｃ電源に電圧を供給するように構成しているので
、内部回路のＶｃｃ電源に電圧供給する時に半導体基板
の′ｌ［位が容量性カップリング等により持ち上げられ
たとしても寄生サイリスタがオンしてラッチアップに至
ることはない。
従って半導体素子の破壊を防止することが可ずｔとなる
。
。
第１図は本発明の実施例に係る半導体集積回路の回路図
、 第２図は第１図の実施例回路の動作を説明するための電
圧波形図、 第３図は従来例に係る半導体集積回路の動作を説明する
ための電圧波形図である。 （符号の説明） １・・・電圧レベル検出回路、 ２・・・遅延回路、 ３・・・電圧発生回路、 ４・・・インバータ、 Ｑ１〜Ｑ３・・・ｎチャネルトランジスタ、Ｑ４・・・
ｐチャネルトランジスタ、 Ｒ１・・・高抵抗値の抵抗。
、 第２図は第１図の実施例回路の動作を説明するための電
圧波形図、 第３図は従来例に係る半導体集積回路の動作を説明する
ための電圧波形図である。 （符号の説明） １・・・電圧レベル検出回路、 ２・・・遅延回路、 ３・・・電圧発生回路、 ４・・・インバータ、 Ｑ１〜Ｑ３・・・ｎチャネルトランジスタ、Ｑ４・・・
ｐチャネルトランジスタ、 Ｒ１・・・高抵抗値の抵抗。
Claims (1)
- 【特許請求の範囲】 半導体基板上に形成される半導体集積回路において、 電圧供給源から供給される電圧のレベルを検出する電圧
レベル検出回路と、 前記電圧供給源から供給される電圧により作動し、前記
半導体基板が所定の電位に設定されるように該半導体基
板に電圧を供給する電圧発生回路と、 内部電源電圧により作動される内部回路と、前記電圧供
給源の電圧が一定の電圧レベルに達するときこれを検出
する前記電圧レベル検出回路により制御されて作動し、
該電圧供給源から内部回路への内部電源電圧の供給を遅
らせる遅延回路とを有することを特徴とする半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61051957A JPS62209846A (ja) | 1986-03-10 | 1986-03-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61051957A JPS62209846A (ja) | 1986-03-10 | 1986-03-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209846A true JPS62209846A (ja) | 1987-09-16 |
Family
ID=12901349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61051957A Pending JPS62209846A (ja) | 1986-03-10 | 1986-03-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243179A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | ラッチアップ防止を有する調整可能なボディバイアス生成回路網 |
-
1986
- 1986-03-10 JP JP61051957A patent/JPS62209846A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243179A (ja) * | 2006-03-06 | 2007-09-20 | Altera Corp | ラッチアップ防止を有する調整可能なボディバイアス生成回路網 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001251B1 (ko) | 전압 제어회로 | |
| US8803580B2 (en) | Power-on-reset (POR) circuit with zero steady-state current consumption and stable pull-up voltage | |
| JP3135859B2 (ja) | 基板バイアス回路 | |
| US6937074B2 (en) | Power-up signal generator in semiconductor device | |
| US20020171461A1 (en) | Semiconductor device with multiple power sources | |
| KR960003529B1 (ko) | 반도체 메모리 장치의 칩 초기화 신호 발생회로 | |
| JPH01123521A (ja) | パワーオン信号発生回路 | |
| JPH0917181A (ja) | 半導体メモリ装置の定電圧発生回路 | |
| US7675347B2 (en) | Semiconductor device operating in an active mode and a standby mode | |
| JPH09186247A (ja) | 静電放電及びラッチアップ防止回路 | |
| KR100248169B1 (ko) | 기판 바이어스전압 발생기용 조정회로 | |
| EP0713167A1 (en) | A voltage level converter | |
| US4849654A (en) | Semiconductor integrated circuit with input protection circuit | |
| KR100452333B1 (ko) | 파워 업 신호 발생기 | |
| KR20060075064A (ko) | 반도체메모리소자 | |
| KR19990083563A (ko) | 시모스입력버퍼보호회로 | |
| JPH0590504A (ja) | 半導体保護装置 | |
| CN108829174B (zh) | 线性稳压器电路 | |
| US4628215A (en) | Drive circuit for substrate pump | |
| CN101047379B (zh) | 输入输出端口电路 | |
| JPS62209846A (ja) | 半導体集積回路 | |
| US5898327A (en) | Low-power reset signal generating circuit improved in voltage rising characteristic | |
| JPS6331942B2 (ja) | ||
| KR960030395A (ko) | 저전압출력회로 및 반도체장치 | |
| CN115411697A (zh) | 一种欠压保护装置 |