JPS62209374A - マイクロコンピユ−タの試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータの試験、特にバーイン
試験方法に関する。

〔従来の技術〕

バーイン試Ｍは、マイクロコンピュータのスクリーニン
グあるいはエージングを行なう試験であるが、従来は第
２図に示すように、被試験体２０〜２Ｎｔ−複数個並列
にして、接地端子Ｇと電源端子Ｖ以外は、電源供給端子
Ｖｃｃに抵抗Ｒをとおして接続して一定時間電圧を印加
しておくだけであった。

〔発明が解決しようとする問題点〕

従来の方法では、被試験体の端子レベルが固定している
から、被試験体の内部は静止状態である。そのため、被
試験体の内部のゲートなどにストレスを受けないものも
６タ、バーイン試験を経ても、製品に必ずしも信頼性が
保証されない欠点があった口 本発明の目−的は、被試験体の内部のゲートなどの要素
のすべてがストレスｔ５けるよう罠。

ダイナミックな状態で試験を行なうことのでき−る試験
方法を提供することに６る。

〔問題点全解決するための手段〕

本発明の対象とするマイクロコンピュータ弘クロック入
力端子、クロック出力端子および入力クロック分周出力
端子をもち、外部よシ命令コードを取り込めるものであ
る。

上記複数個のマイクロコンピュータを、被試験体として
、１の被試験体のクロック出力端子を他の１の被試験体
のクロック入力端子と接続して、すべての被試験体の接
続によりリングオシレータ回路を形成するとともに、１
の被試験体の入力クロック分周出力端子の出力信号をカ
ウントするカウンタを設け、該カウンタの出力信号をす
べての被試験体の命令取り込み端子に入力するようにし
ている。

〔作　　用〕

すべての被試験体がクロック入力端子、クロック出力端
子により接続され、リングオシレータ回路を形成してい
るから、電源印加により発振が生ずる。この発振出力を
任意の被試験体の入力クロック分周出力端子の出力信号
をカウントすることで、カウント値が命令として、すべ
ての被試験体の命令取り込み端子に人力する。

カウント値が順次質わることで、命令も変わ広被試験体
はダイナミック状態になシ、内部ゲートなどがすべてス
トレスを時系列的にうけることになる。

〔実　施　例〕

以下１図面を参照して、本発明の一実施例につき説明す
る。第１図において、被試験体１１〜１Ｎおよびカウン
タ１０　の接続を以下のよりに行なう。

被試験体１１〜１Ｎ　はすべての同一のマイクロコンピ
ュータで、ＣＩ　はクロック入力端子、ＣＯはクロック
出力端子、■は電源端子、Ｇは接地端子である。ＣＩ、
　Ｃｏ　は図示のように、被試験体１１　　ＯＣＯを被
試験体１２　のＣＩに、被試験体１２のＣＯを次の被試
験体１３（図示は省略しである）のＣＩにと順次接続し
て、最終の被試験体１ＮのＣＯを被試験体１１　　のＣ
Ｉに接続す′ることでリングオシレータ回路の結線Ｅが
形成される。

被試験体１Ｎの入力クロック分周出力端子ＤＶはカウン
タ１０　　と接続し、カウンタ１０　の出力は被試験体
１１〜１Ｎの命令取）込み端子ＣにパスＤをとおして入
力する。なお、被試験体１１〜１Ｎ　の上記以外の端子
は、Ｇ、　Ｖ　ｔ−のぞいて電源供給端子Ｖｃｃに抵抗
Ｒ１−介して接続される。

リングオシレータ回路は、発振の条件として各被試験体
における位相遅延が同一ならば奇数個の被試験体ｔ−接
続する必要があるが、偶数個の場合でもリングオシレー
タ回路の結線Ｅ中に位相遅延回路を挿入することで発振
できる。

電源供給端子Ｖｃｃに所定の電圧を印加すると、上記リ
ングオシレータ回路は一定周期で発振を開始するととも
に、被試験体１Ｎの入力クロック分周出力端子ＤＶより
、入力クロックを分周した信号が出力し、カウンタ１０
はカウント動作をなし、ＯＯ〜ＦＦＨ（被試験体の命令
コードが８ビツトの場合）をｍりかえし出力する。この
出力は被試験体１１〜１Ｎの命令取り込み端子Ｃにバス
Ｄをとおして転送され、被試験体１１〜１Ｎはきめられ
た動作を開始し、すべての命令コードに従う動作状態が
試験されることになる。

なお、上記の説明で入力クロック分周出力は被試験体１
Ｎから取り出しているが、任意の被試験体から取り出さ
れることはいうまでもない。

〔発明の効果〕

本発明は、以上説明したように、それぞれへ被試験体の
クロック入力端子及び出力端子を、直列接続することに
よ）、外部からのクロック入力信号を与えなくとも、発
振させる事ができ、発振した事により、被試験体より得
られる分局出力信号を、カウンタの入力クロックとして
、命令コードを作シ出し被試験体を動作させて、被試験
体の内部ゲート状態が接地レベルと電源電圧レベルを繰
り返す事によって、被試験体の信頼性を上げる効果があ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例の回路結線図、・第２図は
従来例の回路結線図である。 １０・・・カウンタ、１１〜１Ｎ・・・被試験体、ＣＩ
・・・クロック入力端子、ＣＯ・・・クロック出力端子
、Ｇ・・・接地端子、　　■・・・電源端子、Ｖｃｃ・
・・電源供給端子、ＤＶ・・・入力クロック分周出力端
子、Ｃ・・・命令取り込み端子、　　Ｄ・・・バス、Ｅ
・・・リングオシレータ回路結線。

Claims (1)

1. 【特許請求の範囲】 クロツク入力端子、クロツク出力端子、および入力クロ
   ツク分周出力端子をもち、外部より命令コードを取り込
   めるマイクロコンピュータを、複数個同時に動作試験を
   行ないうる試験方法であって、 前記複数個の被試験体につき、１の被試験体のクロツク
   出力端子を他の１の被試験体のクロツク入力端子と接続
   して、すべての被試験体の接続によりリングオシレータ
   回路を形成するとともに、１の被試験体の入力クロツク
   分周出力端子の出力信号をカウントするカウンタを設け
   、該カウンタの出力信号をすべての被試験体の命令取り
   込み端子に入力することを特徴とするマイクロコンピュ
   ータの試験方法。