JPS62206453A - 波形サンプリング方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は波形サンプリング方法及び装置、特にサンプリ
ングした１波形が所定レベルに達したときを検出する方
法及び装置に関する。

〔従来技術とその問題点〕

波形サンプリング装置を使用するオシロスコープは２０
年以上も前に開発され、帯域幅及び立上シ時間特性等の
限界により従来のオシロスコープが応答し得ない微小且
つ高速信号に応答できるようになった。今ではサンプリ
ングは、信号路を極めて短時間のみダートして、その期
間に対応する入力信号の略瞬時値（電圧サンプル）を得
る技法として周知である。このようにして取込んだ各電
圧サンプルをデジタイズ（デジタル変換）してメモリ内
に振幅データとしてストアする。サンプリングオシロス
コープでは、各サンプルの振幅データは通常陰極線管（
ＣＲＴ）スクリーン上のドツトの垂直表示位置を制御し
、その水平表示位置はサンプリング時点（タイミング）
により定まる。波形の極めて近接した時点で十分多くの
波形サンプルをとると、得ら【たドツト表示は入力波形
自体を正確に表示する。サンプリング装置は、それに使
用するサンプリングタイミングにより分類できる。

順次（シーケンシャル）サンプリング装＃は一定間隔で
波形をサンプリングし、サンプルデータのドツトを一定
水平間隔でプロットし波形を再現表示する。ランダムサ
ンプリング装置はランダム時点で波形をサンプリングす
るが、各サンプリング時点はサンプリング中に測定し、
サンプリング時点データを使用して波形再生時のドツト
の水平位置を正しく調節する。

波形サンプリング装置は入力波形の立上シ時間の測定に
使用可能である。ここで「立上シ時間」とは波形電圧が
最大値の１０ｑ６から９０％に上昇するに要する時間で
定義するのが一般的である。立上シ時間を決定する１つ
の方法は、波形サンプリング後のサンプリング装置のメ
モリ内の全振幅データから最大振幅の１０チと９０％に
最も近ｂサンプル点を求める。立上り時間は、これら１
０％と９咋データに関連するサンプリング時間の間隔で
求めらｎる。しかし、ランダム及びシーケンシャルサン
プリング装置では、波形が１０４及び９０４点に十分近
い点でサンプルがとられたことを保証するのは困難であ
る。従来のシーケンシャルサンプリング装置のサンプリ
ング周波数は正確に制御可能であるが、波形のトリガ点
（例えば０交差点）を基準にして相対サンプリング時点
を正確に制御することができない３．従って、ランダム
又はシーケンシャルサンプリング装置において、波形振
幅が１ｏ係及び９０チレベル点に十分近い時点でサンプ
リングさｎるのを保証するには、関心ある波形期間中に
十分高速で波形サンプリングを行なわなけｎばならない
。しかし、サンプルデータのストアに要するメモリ容量
は、取込むサンプル数に応じて増加するので、サンプリ
ング周期を増加することによる精度改善には実用上の限
界がある。

〔発明の目的〕

従って、本発明の目的の１つは、波形の振幅が予定レベ
ルに到達する時点を、その波形のトリガ現象を基準にし
て迅速且つ正確に決定できる新規なレベル検知波形デジ
タイザ用波形サンプリング方法及び装置を提供すること
である。

本発明の他の目的は波形振幅が、波形のトリガ現象に対
して選択さｎた期間内に予定レベルに到達したか否かを
迅速に決定する改良された波形サンプリング装置を提供
することである。

〔発明の概要〕

本発明の波形サンプリング装置は、アナログ波形を周期
的にサンプリングして得たアナログサンプルを対応する
デジタルデータに変換するものであって、サンプル時点
を制御する予測時間軸回路と、取込んだサンプルを計数
するカウンタと、デジタルデータが表わす波形サンプル
の大きさが予定レベルを超す時点を示す比較器とを具え
て込る。

この予測時間軸回路は周期的波形のサンプリング期間中
を正確に制御するのみならず、波形のゼロ交差点の如き
トリガ現象後に始まるサンプリング時点も正確に制御す
る。

この波形サンプリング装置はインタラクティブ（対話）
手法を採用し、トリガ現象と周期的アナログ波形に沿い
波形が予定レベルに達する関心ある２点間の時間間隔を
決定する。最初のサンプリング期間中に１時間軸回路は
トリガ現象の直後に低周波でサンプリングを開始し、カ
ウンタが取らｎｆＣすｙ７’ル数を計数するように調整
される。サンゾルデータの振幅が予定レベルを超したこ
とを比較器が指示すると、サンプリングが停止する。

この時点で、関心ある波形点は最後のサンプリング時点
とその次のサンプリング時点との間で起シ、ｒ６”１ これはサンプリング計数で決まることが判る。しかし、
サンプリング周波数は低−ので、関心ある時点のタイミ
ングは概略しか判らない。そこで、時間軸回路を調整し
てサンプリング周波数を上昇させ、且つサンプリング時
点を最後のサンプリングの１つ前のサンプリング時点ま
でトリガ現象に対してサンプリング時点を遅延させる。

次のサンプリング期間中に、より高周波で波形サンプリ
ングを行い、再度波形レベルが所定限界を超えると停止
する。関心ある波形点のタイミングは、今回は高周波で
サンプリングしているので、前回より高精度で知ること
ができる。必要に応じて更に高周波で且つサンプリング
時点を関心ある波形上の点に近付けてサンプリングを行
うと、サンプリング装置の機能上制約される最高サンプ
リング周波数で決る短Ａ時間になるようトリガ現象から
波形の関心ある時点までのタイミングが調整できる。

本発明を別の観点から見れば、この波形サンプリング装
置は第２比較器を含み、サンプルデータの記憶に使用す
るメモリのアドレスとして使用可能なサンプル計数値が
所定限界に到達する時点を指示する。この第２比較器は
、第１比較器及び予測時間軸回路と協働して、入力波形
が所定レベルに対して、波形中のトリガ現象を基準にし
て所定期間内に達したか否かを実時間で決定できるよう
にする。

〔実施例〕

第１図は本発明によるレベル検出型波形サンプリング装
置のブロック図を示す。この波形サンプリング装置（又
はデジタイザ）は入力波形ｖｉｎをサンプリング及びデ
ジタイズするよう構成され、サンプリングダート（又は
ブリッジ）　（１１を含む。

このサンプリングダートαＱは入力波形■、を反復的に
サンプリングし、サンプル出力電圧Ｖ、のシーケンスを
得る。各電圧■１は入力波形ｖｉ□の瞬時振幅と略同じ
である。サンプリングｆｆ−）α１の出力である各サン
プル電圧Ｖ、は増幅器（２）の非反転入力端に印加され
、その反転入力端には調節可能なオフセット電圧Ｖ。ｆ
ｆが印加される。増幅器（社）の利得は利得制御電圧ｖ
ｇにより調節して設定される。増幅器（２）の出力は第
２電圧シーケンス■２を生じ、各電圧ｖ２は利得及びオ
フセット調整され第１電圧シーケンスＶ、と対応する振
幅を有する。第２電圧シーケンスの各電圧ｖ２は、フラ
ッシュ（並列比較）型アナログデジタル変換器（ＡＤＣ
）　Ｃ１Ｇに入力され、第２電圧シーケンスｖ２を順次
筒３のデジタルデータシーケンスＤ３に変換する。各デ
ータＤ３は１０ビツトのデジタル値であ）、第２電圧シ
ーケンスｖ２の各電圧の振幅を表わす。ＡＤＣ（ｔ＠の
各データＤ３は先ずレジスタαυ内にストアされ、次に
入力データＤ４トシてランダムアクセス型取込メモリ（
ＲＡＭ）（ハ）に入力される。

主Ｋ　ＡＤＣ（ｌ＊の入力に到るアナログ信号部分に不
可避的に存するオフセットと損失によるデジタイザの精
度の問題は、較正により排除可能である。

デジタイザは最初増幅器（２）への入力電圧オフセット
ｖ。７．を所望値にセットし、デジタイザの入力電圧ｖ
ｉｎとしてゼロ基準電圧をデジタイザに入力する。この
ゼロ基準電圧をサンプリング及びデジタイズして、得ら
れたデジタルデータＤ４をメモリ（ハ）内にストアする
。基準電圧のデジタル値Ｄ４がゼロより大きいと、ｖｏ
ｆｆを増加し、逆にゼロ以下であればｖｏｆｆを減少す
る。このサンプリング及び調節プロセスを、ｖｇの増加
により増幅器０２の利得を増加して反復し、データＤ４
をゼロにするに必要な■。ｆｆＯ値を正確に調整する。

次に、ゼロ以外の基準電圧を入力電圧ｖｉｎとしてデジ
タイザに印加し、この基準電圧を再度サンプリングしデ
ジタイズして、その出力データＤ４をメモリ（ハ）にス
トアする。

もしストアされたサンプリング基準電圧のデジタル値が
入力した基準電圧以上の電圧であれば、利得制御電圧ｖ
ｇを下げて増幅器０２の利得を低下し、反対に基準電圧
のサンプル値のデジタル値が基準電圧以下であれば、ｖ
ｇを上げて増幅器（２）の利得を増加する。このサンプ
リング及び調整プロセスを必要に応じて反復してゼロ以
外の基準電圧のサンプル値が正しい値になる迄、利得調
整電圧を細かく調節してもよい。デジタイザは路線形の
応答をするので、ゼロ入力電圧に対する増幅器のオフセ
ットと、ゼロ以外の１つの基準電圧に対する増幅器の利
得較正をすれば、デジタイザの線形応答全範囲での入力
電圧に対するデジタイプの較正として実用上十分である
。

サンプリングゲートα０のサンプリング時点は予測時間
軸制御回路−からの周期的ストローブ制御信号Ｃ４によ
り制御される。また、制御回路■は信号ＣでＡＤＣ（１
１１９のタイミングを、信号Ｃ３でレジスり０１１Ｏの
入力イネーブルを、そして書込イネーブル信号Ｃ４でメ
モリ（ハ）の書込イネーブルを夫々制御する。時間軸制
御回路Ｏ→の各種動作／−Ｐラメータは、サンプリング
制御信号Ｃ１のタイミングヲ含め、マイクロプロセッサ
（μＰ）（ト）からの制御データで決定される。メモリ
アドレス制御回路（７）は好ましくはプログラマブルカ
ウンタで構成され、メモリ（ハ）のアドレス選択用アド
レスデータＤ５を作る。アドレスデータＤ５の初期振咥
はμＰ０Ｑのデータで制御される。波形チンプリング中
に、メモリアドレス制御回路輪は、時間軸制御回路（財
）から制御信号Ｃ５を受ける毎にアドレスＤ５をインク
リメントし、制御信号Ｃ５は書込みイネーブル信号Ｃ４
から得て、メモリ（ハ）に新しいデータＤ４がストアさ
れる毎にメモリアドレスをインクリメントし、サンプル
データＤ４のシーケンスをメモリ（ハ）の順次アドレス
にストアするようにする。入力波形ｖ１ｎはメモリ（ハ
）にストアされたデータを等間隔でプロットすることに
より表示される。この間隔はサンプリングダートαＯに
印加されるサンプリング制御信号Ｃ１の周期を表わす。

波形振幅が選択されたレベルに達する相対時間に関心が
ある場合がある。例えば、増幅器の応答に関する一般的
な目安は、増幅器の方形波出力の立上シ時間、即ち方形
波がそのピーク値の１０係から９０優に上昇するに要す
る時間である。波形振幅レベルの相対タイミングを決定
する為、本発明のデジタイザはメモリ（ハ）への入力デ
ジタルデータＤ４で示される波形サンプル振幅がレジス
タ０塾にストアされたデジタルデータＤ６で示す予定レ
ベルを超す（又はそれ以下になる）時点を指示する比較
器Ｇ２を含んでいる。比較器Ｇ′２はサンプルデータＤ
４を受ける入力Ａと、限界データＤ６を受ける入力Ｂと
、Ａ人力データがＢ入力を超す時点を示すバイナリ信号
Ｂ、を発生する出力Ａ（）Ｂ端子を有する。

第１動作モードでは、比較器？３２はへ入力がＢ入力よ
り上昇するとき高出力Ｂ、を出し、第２動作モードでは
Ａ入力がＢ入力以下となるとき比較器（３２が高出力Ｂ
、を出す。μＰＯＯからの制御信号Ｃ６で比較器Ｏ２の
動作モードを決定する。またμＰ（ト）はレジスタ（ロ
）への人力として限界データＤ７を発生して、レジスタ
（ロ）はデジタイザの動作に先立ってデータＤ６として
記憶する。

デジタイザは入力波形Ｖ１ｎのトリガ現象と、波形振幅
が限界データＤ６により示す予定レベルに到達するアナ
ログ波形に沿った関心ある波形点との時間間隔を決める
のに反復技法を使用する。予測時間軸制御回路■はサン
プリング周波数のみならず、トリガ現象後の反復サンプ
リング開始時点をも正確に制御する。第１サンプリング
期間中、時間軸制御回路■は入力波形■、のトリガ現象
（例えばゼロ交差）直後に、正確に決めた低周波の周期
的サンプリング制御信号Ｃ４でサンプリングをするよう
調節される。入力波形ｖｉｎは入力として時間軸制御回
路−に印加されると共に、サンプリングゲートα０にも
印加される。μＰＱＩはアドレス制御回路−に、最初の
サンプルデータがメモリ（ハ）にストアされる最初のメ
モリアドレスを示すデータを予めロードする。アドレス
制御回路−はデータがメモリ（ハ）にストアされる毎に
現在のメモリアドレスをインクリメントする。比較器０
さの出力Ｂ、がμＰ（ハ）に対して、サンプルデータが
レジスタ（ロ）からのデータＤ６で決まるレベル以上（
又は以下）になることを示すと、μＰ（ハ）はアドレス
制御回路−の現在のアドレスデータＤ５出力を読む。こ
の時点で、μＰαＱは関心ある波形点が最後のサンプル
とその前のサンプル間に起ったことを知シ、μＰ（ト）
は最初のサンプル点のメモリアドレスを最後のデータＤ
５アドレスから差引き、その結果に既知のサンプリング
制御信号Ｃ４の周期を掛ける。上述したその前のサンプ
ル点のサンプリング時点は最後のサンプル点として計算
したサンプリング時間から信号Ｃ１の１周期を差引〈こ
とにより決まる。しかし、サンプリング周波数は低いの
で、最後とその前のサンプル時間間隔は大きく、波形上
の関心ある点の概略値が判るのみである。

第２サンプリング期間前に、μＰ　（４０は時間軸制御
回路（４４を調節して、トリガ現象に対してその前のサ
ンプリング点が前のサンプリング期間中にとられた時点
にサンプリング制御信号を生じるようにする。また、μ
Ｐ（ト）は時間軸制御回路（財）に指令を与えて、波形
サンプルを一層高頻度で行うよう信号Ｃ４の周波数を増
加する。次に、第２サンプリング動作を行い、比較器０
′２Ｉの出力Ｂ、により、入力波形ｖ、ｎの振幅がデー
タＤ６で決められた限界に達したことを検出したとき、
μＰ　（４・は再度現在のアドレスデータＤ　を胱む。

μＰ０・は再度データＤ６と信号Ｃ１の周期から関心点
の境界間隔を決定する。しかし、今回のサンプリング速
度は高（早）ｂので、関心点の境界間隔Ｆｉ短く、その
相対タイミングは最初のサンプリング動作の場合よりも
高精度に決定できる。μＰ（ト）は更に次のサンプリン
グ動作を一層高周波で実行してもよい。この場合、最初
のサンプルは順次関心点に近づくように調整し、最後に
はサンプリング装置が動作できる最高サンプリング周波
数に対応する期間になるので、波形の関心点とトリガ点
とのタイミングが高精度で決定できる。

従って、比較器ｃ３のは、本発明のデジタイプが波形上
のトリガ現象と、波形が予定の高又は低レベルに達する
瞬間までの期間を、メモリ（ハ）内にストアしたデータ
を捜すことなく高精度で決めることができる。入力電圧
Ｖｉｎの立上シ時間を決定するには、最初波形振幅の１
０４点を示し１次に波形ピーク値の９０係点を示すデー
タをレジスタ（ロ）に入れて２度レベル検出技法を採用
して、両レベル検出動作中に測定した（トリガ現象から
の）時間間隔の差ｔ−コンピュータで計算する。

入力波形のトリガ現象を基準にして、特定の関心期間中
に入力波形■ｉｎが所定の高及び低振幅レベルに達した
か否かを予め知りたいことがあろう。

従って、本発明のデジタイザには更に第２比較器（ロ）
が設けられ、比較器（ロ）の入力端Ａに印加したアドレ
スデータＤ５と、その入力端Ｂに印加したアドレス限界
データＤ８とを比較して、バイナリ表示信号をμＰ（ト
）に送シ、入力端Ａの振幅が入力端Ｂの振幅を超した時
点を指示する。Ｂ８の限界データはμＰ０ゆからのデー
タＤ、でルロニドされた別のレジスタ（ハ）の内容で与
えられる。

波形ｖｉｎが入力波形のトリガ現象に対して特定の関心
ある期間中に所定の高又は低振幅レベルに達したか否か
を決定する為、μＰ（ハ）は最初に時間軸制御回路Ｈを
制御して、関心ある期間の始め（即ち、波形のトリガ現
象の後予定期間後）に周期的サンプリング制御信号を出
すようにする。また、μＰ（９）はレジスタμｓ内のデ
ータＤ８がサンプリング期間の終シに生じるアドレスＤ
５と一致するよう設定し、且つレジスタ（ロ）のデータ
Ｄ６が関心ある振幅を示すよう設定する。サンプリング
が始った後、μＰ（６）は指示信号Ｂ、及びＢ２をモニ
タする。もしＢ１がｕ２前に起ると、μＰ←・は入力波
形ｖｌｎが関心ある期間中に所定レベルに達したと判断
する。

上述した反復レベル検出手法はサンプリングされる波形
の反復トリガ現象に対してサンプリング時間をμＰ（ト
）が正確に制御できることを要する。このサンプリング
時間制御は時間軸制御回路０４により行われ、その詳細
ブロック図を第２図に示す。

デジタイザのサンプリングｆ−）ＣＬＯは、それがスト
ローブ発生器に）からの短込パルスＣ１によりストロー
ブされたとき入力信号ｖｆｎをサンプリングする。スト
ローブ発生器１＋）２はトリガされプログラム可能なス
キュ発振器（財）からの矩形サンプリング制御出力信号
５ｅＦｃ応じてストローブパルスヲ発生する。この矩形
波サンプリング制御信号の周波数は第１図のμＰ（ト）
からのデータで決まる。発振器（財）の出力信号は、入
力信号■１ｎをモニタし、そのトリガ現象（例えばゼロ
交差点）を検出すると発振器（財）ヘトリガ信号を送る
トリガ発生器−からのトリガ信号ＴＲＩＧによりトリガ
される。トリガ現象の性質（レベル、極性等）はμＰ（
ハ）からのデータで決まる。

発振器（財）の出力信号Ｓｅはトリガ信号で始動するが
、トリガ信号の後、第１図のμＰ（９）から発振器（へ
）に与えられるタイミングデータにより遅延時間間隔が
決められる。よって、信号ｖ１ｎの各反復波形部に沿う
最初のサンプリング点はトリガ現象の後。

プログラム可能に決定される時間幅の終シに発生する。

発振器■の出力信号は周期的であるので、波形部は最初
のサンプルをとった後周期的にサンプリングされる。ま
た、発振器（財）の出力信号は、多タップ遅延線輪で遅
延される。この遅延線の順次のタップはデジタイザのフ
ラッシュＡＤＣＣ１ｌｌｅ、レジスタＯ→、メモリ（ハ
）及びアドレス制御回路６０ヘイネーブル信号を与える
。

時間軸制御回路■の構成素子は（発振回路（財）の素子
と異なり）従来デバイスであシ、当業者には周知である
ので、ここで詳述しない。第３図は発振回路（へ）の詳
細ブロック図であり、トリガされる発振器（ハ）、プロ
グラム可能なスキュ発生器（ハ）及びプログラム可能な
分周器ｆＱを含む。第２図のトリガ発生器−からのトリ
ガ信号を発振器（ハ）に印加し、トリガ信号を受けると
例えば１００　ＭＨｚ矩形基準出力信号ＣＬＫＩを発振
する。発振器（２）の出力信号ＣＬＫ　１はスキュ発生
器り→に印加されて、トリガ信号を受けた後μＰ（ハ）
からのタイミングデータで決まる遅延時間後例えば２０
　ＭＨｚの出力信号ＣＬＫ４を発生する。

この２０　ＭＨｚのスキ二発生器出力信号ＣＬＫ４は第
２図のストローブ発生器Ｇ諺へ入力されるストローブ制
御信号Ｓ　を発生する分周器Ｉ７→に入力される。スト
ローブ制御出力信号の周波数は分周器（７８により選択
され、スキュ発生器ｆ４からの２０　ＭＨｚ入力信号を
第１図のμＰ（ハ）で決定される値で分周する。トリガ
発振器（７→及び分周器１７Ｇの機能を果すデバイスは
周知であるので、ここでは詳細しない。

第４図は第３図のプログラム可能なスキ二発生器ヴΦの
好適実施例のブロック図であシ、スキ二回路■、タイミ
ング回路（ハ）、÷Ｎ（Ｎ分周）カウンター及びＡＮＤ
ゲート缶より成る。スキ二回路■は第５図のトリガ発振
器（ハ）の出力信号ＣＬＫＩと同じ１００ＭＨｚの矩形
波出力信号ＣＬＫ２を発生し、ＣＬＫＩがこの回路に基
準クロックとして印加される。ＣＬＫＩとＣＩ、に２と
は同じ周波数であシ、スキュ回路出力信号ＣＬＫ２はＣ
ＬＫＩに対し第１図のμＰ０・から印加される位相角デ
ータＤ１によ多決まるＯ〜３６０６の位相だけ遅延する
。

基準信号ＣＬＫＩはＣＬＫ２信号及び基準クロック信号
ＣＬＫＩを発生させＣＬＫＩ信号の最初のパルスの前縁
と一致するトリガ信号ＴＲＩＧと共にタイミング回路＠
のにも入力される。タイミング回路■はトリガ信号に続
く所定期間の終了後発生する最初のＣＬＫ２パルスの前
縁でイネーブル信号Ｓ、を発生する。この時間幅は第１
図のμＰ（ト）からタイミング回路軸へ入力されたタイ
ミングデータＤ２と、スキ二回路−によ）発生したバイ
ナリ制御信号Ｘ２の状態とにより決定される。データＤ
２は基準クロックＣＬＫＩの周期ＴＫ整数Ｊを掛けた（
ＪＸＴ）時間を示す。ここでＴはＣＬＫＩが１００　Ｍ
Ｈｚの信号の場合には１０ｎＳである。バイナリ制御信
号Ｘ２の状態はＣＬＫＩとＣＬＫ２間の位相シフトの大
きさで決まる。タイミング回路６カは信号Ｓ、の時間を
ＪＸＴ秒又はＪＸＴ＋Ｔ／２秒に切換える。Ｔ／２秒は
信号Ｘ２が信号ＣＬＫＩとＣＬＫ２間の位相差が１８０
°を超すとき付加される。

計数イネーブル信号Ｓ、はスキ二回路−からのりロック
Ｍ　号ＣＬＫ２のパルスを計数する÷Ｎカウンターをイ
ネーブルする。カウンタ（ハ）は計数イネーブルされた
とき及びその後クロック信号ＣＬＫ２の継続するＮ個の
パルスを計数する毎に出力パルスを発生する。ここで、
ＮはμＰＱＩの制御データＤ３により決定される。本発
明で、クロック信号ＣＬＫ２が１００　ＭＨｚの周波数
を有し、２０　ＭＨｚのスキ二発生器出力信号が必要々
場合には、Ｎの値を５に設定して÷Ｎカウンタ（ロ）の
出力信号ＣＬＫ３を２０　ＭＨｚとする。信号ＣＬＫ２
及びＣＬＫ３は瓜ダー）ＩＱに入力して、スキュ発生器
−の２０　ＭＨｚクロック出力信号ＣＬＫ４を得る。

信号ＣＬＫＩ　、　ＣＬＫ２　、　ＣＬＫ３及びＣＬＫ
４の時間関係は、信号ＣＬＫＩとＣＬＫ２間の位相差Ｐ
が１８００未満の場合につき第５Ａ図に示す。信号ＣＬ
ＫＩとＣＬＫ２との位相差Ｐが１８０’未満であると、
Ｘ２はトリガ信号ＴＲＩＧの後の期間工中に付加Ｔ／２
秒が含まれない状態である。イネーブル信号Ｓ、は期間
Ｉの後のＣＬＫ２パルス（パルス（イ））の前縁で起る
ので、　ｉ号ＴＲＩＧとＳ４間の期間はＪｘＴとＰＸＴ
／３６０の付加時間の和であシ、この付加時間は１番目
のＣＬＫＩパルス（イ）の前縁と対応するＣＬＫ２パル
ス（イ）間の位相差である。

ＣＬＫ２　ノ＃ルス（イ）がＮ分周回路−から最初のＣ
ＬＫ３ノ＃ルスーを生じさせる。次に、第４図のＡＮＤ
ダート（ハ）はこのＣＬＫ２　ノ”ルス（イ）と最初の
ＣＬＫ３　／＃ルス（財）と論理積を求めて最初のＣＬ
Ｋ４−４’ルス（ト）を発生する。次のＣＬＫ４　ハル
スに）はＣＬＫ２信号のＮサイクル後に次のＣＬＫ３　
ノ４’ルス（１００）と同時に発生する。よって、最初
のＣＬＫ４パルス（イ）はトリガ信号ＴＲＩＧ後ＪＸＴ
＋ＰＸＴ／３６０秒遅れて起シ１次のＣＬＫ４　ハルス
はその後ＮＸＴ秒毎に起る。

信号ＣＬＫＩ　、　ＣＬＫ２．　、　ＣＬＫ３及びＣＬ
Ｋ４の時間関係は、信号ＣＬＴ（１とＣＬＫＺ間の位相
差Ｐが１８００より大きい場合について、第５Ｂ図に示
す。ＣＬＫＩとＣＬＫ２間の位相差Ｐが１８０°以上で
あれば、信号Ｘの状態はトリガ信号ＴＲＩＧ後の期間工
がＴ　Ｘ　Ｊ　＋　Ｔ／２秒になるようセットされる。

イネーブル信号Ｓ、は次のＣＬＫ２パルス（１０４）の
前縁又は期間工の終了後ＰＸＴ／３６０−Ｔ／２秒に起
る。このＣＬＫ２ノ（ルス（１０４）はＮ分周回路（ロ
）から最初のＣＬＫ３パルス（１０６）を発生させ、に
０ダート■がＣＬＫ２　ノ？ルス（１０４）と組合せて
最初ノＣＬＫ４パルス（１０８）を作る。次のＣＬＫ４
　ハルス（１１０）はＮＸＴ秒後に発生する。よって、
Ｐが１８０’未満の場合と同様に、最初のＣＬＫ４　ノ
４’ルス（１０８）はトリガ信号Ｔの後Ｊ　Ｘ　Ｔ＋Ｐ
　Ｘ　Ｔ／３６０秒遅れて発生し、後続ＣＬＫ４パルス
はその後ＮＸＴ秒毎に発生する。信号ＣＬＫＩとＣＬＫ
２間の位相差か１８０°以上の場合には、期間Ｉ中に半
サイクル（Ｔ／２　）が付加される。その理由はこの付
加半サイクル遅延がないと、ノ母ルス（１０４）に先行
するＣＬＫ２ノ臂ルス（１１２）が早くＣＬ）Ｃ３／Ｊ
ルス（１１４）をトリガしすキ°（図中点線で示す）、
その結果ＡＮＤ　ｒ　−）　６ＧがＣＬＫ４　ノ４にス
（１１６）を早く発生しすぎる（図中点線で示す）。ま
た、後続のＣＬＫ３とＣＬＫ４クロックツやルス（１０
７）及ヒ（１０９）もまた早く発生し過ぎるので、これ
を阻止する為である。

第５Ａ図、第５Ｂ図より、ＣＬＫＩとＣＬＫ２間の位相
差Ｐの大きさに関係なく、トリガ信号ＴＲＩＧと最初の
ＣＬＫ４　／”シス間の遅延時間はＪＸＴ＋ＰＸＴ／３
６０秒であシ、各後続ＣＬＫ４パルス間の間隔はＮＸＴ
秒である。Ｐ、Ｊ及びＮの大きさは夫々第１図のμＰ（
ト）から供給されるデータＤ１．Ｄ２及びＤ３の関数で
あるので、最初のＣＬＫ４　、Ｉｆルスのタイミングと
、その後の各ＣＬＫ４　ハルス発生周波数（頻度）は完
全に予測でき且つ主にスキ二回路−の性能により決まる
精度で制御でき、ＣＬＫＩとＣＬＫ２間の位相差を正し
く調節する。

第６図は第４図のスキ二回路■の詳細ブロック図であシ
、位相角データＤ、でアドレスされるメモリ（１２０）
を含む。データＤ、が信号ＣＬＫＩとＣＬＫ２間の位相
差（０６〜３６０°）を表わすよう設定されると、メモ
リ（１２０）はアドレスされた記憶位置に、データＤｃ
ｏ５．Ｄｓ１１１及びバイナリビットＸ、ｌＸ２を含む
データを出力する。データＤｃｏ５の大きさは、希望位
相角の余弦絶対値に、またデータＤｓｈｌの大きさは位
相角の正弦絶対値に比例する。ビットＸ、とＸ２は希望
位相角の象限に依り高又は低であるノ々イナリ。

制御信号であシ、表−１に示すとおシである。

表−■ 第１０°−９０’　　　ＯＯ 第２　　９０”−１８０８１０ 第３１８０°−２７０’　　１　１ 第４　　２７０’−３６０’　　０　１表−１から明ら
かなとおシ、信号Ｘ２は位相角Ｘ２が１８０６を超し、
第４図のタイミング回路■を最適動作する為に必要であ
るとき高レベルである。

メモリ（１２０）のデータＤＣＯ５出力は第１デジタル
アナログ変換器（ＤＡＣ）　（１２２）へ入力され、こ
れをＤＣＯ５の大きさに比例する振幅の電流工、を流す
定電流源（カレントシンク）として動作させる。一方、
データＤｓｉｎは第２　ＤＡＣ（１２４）に入力されて
、同様にこれをＤｓｉｆｌの大きさに比例する振幅の電
流を流す定電流源として動作させる。

また、スキ二回路■は６個の電子スイッチ、歴。

乃至ｓｗ６を含んでいる。スイッチＳＷ、とｓｗ２のス
イツチング状態はメモリ（１２０）による信号Ｘ、にて
制御され、スイッチＳＷ４とＳｗ５のスイッチング状態
は信号Ｘ２により制御される。スイッチｓ′ｗ３のスイ
ッチング状態は基準クロック信号ＣＬＫＩにより制御さ
れ、　ＳＷ６のスイッチング状態は遅延回路（１２６）
の出力信号ＣＬＫ’により制御される。信号ＣＬＫ’は
信信ＣＬＫＩを１／４周期、即ちＺｏｏ　ＭＨｚのＣＬ
ＫＩ信号の場合には２．５　ｎ　Ｓ遅延させたものであ
る。ＤＡＣ（１２２）の電流工、はスイッチＳＷ３を流
れ、信号ＣＬＫＩが低又は高レベルのとき夫々スイッチ
ＳＷ２又は潤、から流れる。一方、ＤＡＣ（１２４）か
らの電流工、はスイッチｓｗ６を流れ、更に信号ＣＬＫ
’が低又は高のとき夫々スイッチ腑、又ＦｉＳＷ４を流
れる。

信号Ｘ、か低のとき、スイッチ歴、はノード（１２８）
から（電流”ＩＡとして）電流工、を流し、Ｘｌが高の
とき正電圧源＋■から流す。一方、スイッチ５ｖｉｒ２
は信号Ｘ、が高又は低のとき、夫々ノード（１２８）又
は正電圧源＋Ｖから（”ＩＢとして）電流工、を流す。

同様に、スイッチｓｗ４は信号Ｘ２が低又は高のとき−
（工２Ａとして）電流Ｉ２をノード（１２８）又は正電
圧源＋Ｖから流し、スイッチｓｗ５は信号Ｘ２が高又は
低のとき夫々（”２Ｂとして）電流工、をノード（１２
８）又は正電圧源十■から流す。ノード（１２８）への
電流工５はノード（１２８）からスイッチＳＷ１゜ｓｗ
２．Ｓｗ４及びｓｗ５ヘノ電流ＩＩＡ　Ｉ　ＩＩＢ　Ｉ
　工２Ａ及びＩ２Ｂの合成値であシ、一端を接地した１
００　ＭＨｚのＱの高いフィルタ（１３０）から流れる
。この電流工、によりフィルタ（１３０）両端に生じた
正弦波状の電圧降下Ｖを比較器（１３２）の反転入力端
に印加し、他方その非反転入力端子は接地する。

スキ二回路（イ）の動作を第６図と第７図Ａ乃至Ｃのタ
イミング波形図を参照して説明する。第７図Ａ乃至Ｃは
信号ＣＬＫＩとＣＬＫ２間の位相角が夫々０″。

４５°及び３１５°の場合の第６図の主要信号の変化状
態例を示す。第７Ａ図はデータＤ、で示す位相角が０＠
の場合のスキ二回路■の動作を示す。この場合信号Ｘ、
とＩ２は共に低であシ、スイッチＳＷ、とＳＷ４ハノー
ド（１２８）　ＦＣ電流■ＩＡ及び”２Ａ　電流ｆ。

メモリ（１２０）で作るデータＤｃｏｓの大きさは余弦
０゜の絶対値１であシ、電流工、は最大値、例えば１０
０ｍＡである。スイッチＳＷ３は各ＣＬＫ４の高状態中
スイッチ謂、を介して電流工、を流すので、電流工、Ａ
はＣＩ、Ｋｌと同期した方形波となる。一方、データＤ
。

の大きさは正弦０°の絶対値０であシ、電流工、及び”
２Ａは常時０である。フィルタ（１３０）両端電圧は０
電位を中心に発振している正弦波状となり、比較器（１
３２）はＣＬＫＩと同相の出力信号ＣＬＫ２を出力する
。

第７Ｂ図はデータＤ、の作る位相角が４５°の場合のス
キ二回路■の動作例を示す。前記表−１によると、Ｘ、
とＩ２はこの場合にも共に低であるので、スイッチ歴　
とＳＷ４はノード（１２８）から電流工、ＡとＩ２Ａを
流すが、メモＩＪ　（１２０）からのＤｃｏｓの太きさ
はｃｏｓ　４５°＝０．７０７である。よって、電流Ｉ
、の大きさは最大値の０．７０７倍、例えば７０．７ｍ
Ａである。スイッチ潤は信号ＣＬＫＩの正（高）状態期
間中のみ電流工、を流すので、電流■ＩＡは振幅が７０
．７ｎＩＡでＣ’ＬＫＩと同相の方形波となる。Ｄｓｉ
ｌｌの大きさも廁４５゜＝０．７０７であり、最大値の
０．７０７倍である。スイッチｓｗ６はＣＬＫ’の高状
態期間中のみ電流、Ｉ２をスインチＳＷ４に流すので、
電流Ｉ２ＡはＣＬＫＩと９０°位相遅れの方形波となる
。電流工１Ｂと工、Ｂは常時Ｏである。電流１１ｍとＩ
２Ａが合成されて電流工、となる。

電流Ｉ３とこれによりフィルタ（１３０）両端に生じた
正弦波電圧Ｖ。は第７Ｂ図に示す。電圧Ｖ。により比較
器（１３２）はＣＬＫＩに対して４５°位相遅れの方形
波ＣＬＫ２を発生する。位相角が０６〜９０８間の別の
値であれば、スキ二回路（イ）の動作は工、と工、の相
対振幅が異なシ、位相角Ｐが０°から増加するにつれて
Ｉ２が増加し、！、が減少する点を除き上述と同様であ
る。その結果、正弦波電圧ＶはデータＤ、による位相角
が増加するにつれて右へ移動しパルスＣＬＫＩとＣＬＫ
２の前縁間の位相角を位相角データＤ。

に比例して増加する。

第７Ｃ図はデータＤ、によりセットされた位相角が３１
５・の場合のスキ二回路−の動作例を系す。前記表−１
によると、信号Ｘ１と文、は夫々低と高であるので、ス
イッチＳＷ、とｓｗ５が電流ＩＩＡとＩ２Ｂをノード（
１２８）に流す。メモリ（１２０）により生じるＤＣＯ
３の大きさはＩｃＯ８３１５’　ｌ　＝０．７０７であ
シ、電流■。

の大きさは最大値の０．７０７となる。スイッチｓｗ３
は電流Ｉ、を信号ＣＬＫＩの高状態期間中のみスイッチ
ｓ′ｗ１を介して流すので、電流Ｉ、ＡはＣＬＫＩと同
相の方形波となる。Ｄ、、１の大きさはｔｈ３１５°＝
−０，７０７の絶、対値０．７０７であるので、電流工
、の大きさは最大値の０．７０７倍である。スイッチＳ
ｗ６は各ＣＬＫ’の低状態期間中のみスイッチＳｗ５を
介して電流Ｉ２を流すので、電流Ｉ２ＢはＣＬＫＩに対
して２７０°位相遅れの方形波となる。電流工ＩＡとＩ
２Ｂを合成して電流■３を得る。電流工、とこれによる
正弦波電圧Ｖ。を比較器（１３２）で比較した結果を第
７Ｃ図に示す。電圧Ｖ。

は比較器（１３２）からＣＬＫＩに対して３１５°遅れ
た方形波ＣＬＫ２を生じる。

よって、スキ二回路■ＦｉＣＬＫＩとＣＬＫ２間の位相
差を００乃至３６００間で調節可能にする。調整分解能
はＤＡＣ（１２２）と（１２４）の分解能とメモリ（１
２０）にストアできるデータＤｃｏｓとＤＳＩｆｌのサ
イズに依存する。

第８図は第６図のタイミング回路（イ）を詳細ブロック
で示すものであり、ノ千ルスカウンタ（１３４）、遅延
回路（１３６）、マルチプレクサ（ＭＵＸ）　（１３８
）及びＪ−にフリップフロラｆ　（ＦＦ）　（１４０）
より成る。カウンタ（１３４）はそのクロック入力に印
加する信号ＣＬＫＩのパルスを計数し、クロックノクル
ス計数値がカウンタ（１３４）に入力した計数限界点に
到達するとき出力信号Ｓ２を発生する。カウンタ（１３
４）　／ｄ、　）リガ信号ＴＲＩＧによ勺イネーブルさ
れる。出力信号Ｓ２は■ＪＸ　（１３８）の１方の入力
に直接印加され、他の入力には遅延回路（１３６）を介
して間接的に入力される。遅延回路（１３６）は信号Ｓ
１をクロックＣＬＫＩの１７４周期、即ち１００　ＭＨ
ｚのＣＬＫＩ信号に対しては２．５ｎＳの遅延を生じる
。■ＪＸ　（１３８）のスイッチング状態は第６図のス
キ二回路■からのＸ２信号により制御され、遅延回路（
１３６）の８２（Ｘ２が低のとき）又は８２′（Ｘ２が
高いとき）出力はＦＦ’　（１４０）のＪ入力を駆動す
る。論理レベルＯカＦＦ　（１４０）　（７）　Ｋ入力
を駆動し、ＣＬＫ２信号がＦＦのクロック入力（ＣＬＫ
）を駆動する。Ｓ、イネーブル信号はＦＦのＱ出力に発
生し、この信号入力で÷Ｎカウンタ（ハ）を計数イネー
ブルする。

トリガ信号ＴＲＩＧがカウンタ（１３４）をイネーブル
した後、カウンタ（１３４）はデータＤ２で決めた計数
限界Ｊに到達するまでＣＬＫＩ　、４ルスの計数を始め
る。

この点でカウンタ（１３４）はＳ２信号を出力し、直接
Ｓ２として或は遅延回路（１３６）で遅延された信号８
２′として厄（１３８）を介してＦＦ　（１４０）のＪ
入力に印加される。そこで、ＦＦ　（１４０）は次のＣ
ＬＫ２パルスでセットされて、そのＱ出力にイネーブル
信号Ｓ。

を生じる。スキ二回路−による信号発生が終ると、ＦＦ
　（１４０）と÷ＮカウンターはμＰ（ト）からのリセ
ット信号でリセットされる。

よって、第１図の予測時間軸制御回路（財）は、サンプ
リング周波数のみならず周期的サンプリングが行われる
時点を波形のトリガ現象を基準にして制御することを含
み、入力波形のサンプリングの制御を行うことができる
。この予測時間軸制御回路−を第１図の比較器０２と組
合せ使用することにより、本発明の波形サンプリング装
置は、入力波形のトリガ現象を基準として波形振偏か所
定レベルに到達する時間を迅速且つ高精度で決定できる
。

／ｑｑｌ 更に、第１図の比較器ＯＱを使用すると、本発明の波形
サンプリング装置が波形のトリガ現象を基準にする期間
中に所定レベルに達したか否かを迅速且つ精度よく決定
できる。

尚、上述は本発明の波形サンプリング装置を好適一実施
例に基づき説明したものであるが１本発明の要旨を逸脱
することなく種々の変形変更が可能であること当業者に
は理解できよう。従って。

本発明の技術範囲にはこれら変形変更をも包含するもの
と解すべきである。

〔発明の効果〕 以上の説明から十分把握できる如く、本発明による波形
サンプリング方法及び装置によると、サンプリング周波
数を不当に上昇し大きなメモリ容量を必要とすることな
く、入力信号波形が所定レベルに達する時点を予め定め
て、その部分で高速度の波形サンプリングを行う。その
結果、少ないメモリ容量で波形が所定レベルを超す時点
が迅速且つ高精度で求めることができるので、高速）４
ルスの立上シ時間、立下シ時間等を測定する場合に極め
て実用価値が高い。

【図面の簡単な説明】

第１図は本発明による波形サンプリング装置の概要ブロ
ック図、第２図、第３図、第４図、第６図及び第８図は
夫々本発明の重要部分の詳細ブロック図、第５Ａ図、第
５Ｂ図、第７Ａ図乃至第７Ｃ図は本発明の主要部分の動
作説明用波形図である。 （至）、０４はサンプリング手段、Ｇカ、（ト）はレベ
ル検出手段、０Ｑはサンプリング制御手段である。

Claims (1)

1. 【特許請求の範囲】 １、反復入力信号波形を第１速度で周期的にサンプリン
   グして上記入力信号波形が予定レベルを超す時点を求め
   ることと、 上記入力信号波形を上記予定レベルを超した時点の１つ
   前の時点から上記第１速度より速い第２速度で周期的に
   サンプリングして上記入力信号波形が再度上記予定レベ
   ルを超す時点を求めることと、 上記第１及び第２速度のサンプリング結果から上記入力
   信号波形が上記予定レベルを超す時点を高精度で求める
   ことと より成る波形サンプリング方法。 ２、トリガ信号を基準にして選択し得る時点から選択し
   得る周期のストローブパルスを用いて入力信号波形をサ
   ンプリングするサンプリング手段と、 該サンプリング手段の出力サンプルが予定レベルを超す
   時点を求める計時手段と、 該計時手段により上記トリガ信号に対し上記入力信号波
   形が上記予定レベルを超した１つ前のストローブパルス
   に対応する時点から上記サンプリング手段を上記ストロ
   ーブパルスより高周波に切換えて動作させるサンプリン
   グ制御手段と を具える波形サンプリング装置。