JPS62205652A - Ｉｃパツケ−ジ - Google Patents

Ｉｃパツケ−ジ

Info

Publication number
JPS62205652A
JPS62205652A JP61048054A JP4805486A JPS62205652A JP S62205652 A JPS62205652 A JP S62205652A JP 61048054 A JP61048054 A JP 61048054A JP 4805486 A JP4805486 A JP 4805486A JP S62205652 A JPS62205652 A JP S62205652A
Authority
JP
Japan
Prior art keywords
resin
package
cracks
elastic body
body layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61048054A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Takashi Suzumura
隆志 鈴村
Hiromichi Yoshida
博通 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP61048054A priority Critical patent/JPS62205652A/ja
Publication of JPS62205652A publication Critical patent/JPS62205652A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、リードフレーム上に搭載された半導体集積回
路（ｒｃ）素子を樹脂により封＋ｈしたレジンモールド
タイプのＩＣパッケージに関する。
〈従来の技術〉 ＩＣ，５ｆ−５ＬＳＩＪ７’−１超ＬＳＩ！７１）実装
においては、これらを環境から物理的、化学的に保護す
るためにパッケージングが行われている。
このパッケージングの内でＩＣ素ｆ等の樹脂モールドタ
イプは生産性の向Ｆ、ローコスト化の目的や外形構造の
複雑化に伴って、近年急速に増加してきている。特に樹
脂モールドによるパッケージングは、一度に大量の成形
ができ、成形時間も短いので量産品を安価に製造するこ
とができるという利点がある。
第３図は、従来のレジンモールドタイプのＩＣパッケー
ジの断面図である。同図に示すように、従来のｔＣパッ
ケージ１′は、リードフレーム２のＩＣ素ｆ搭載台３上
にｔ導体集禎回路素−ｆ（ＩＣ素ｆ・、ＬＳＩ素子、超
ＬＳＩ素子等があり、以トこわらを総称してＩＣ索−ｆ
という）５を搭載し、このＩＣＡｆ５にの電極とリード
フレーム２のリード４の先端とを金線等のワイヤ６によ
りワイヤボンディングして電気的に接続し、これを工ボ
キシ等の樹脂７により封止（レジンモールド）した構造
となっている。
一＝般に、リードフレーム２をレジンモールドする際、
樹脂７は約１７０〜１８０℃程度に加熱された溶融状態
から、冷却硬化されるが、その際樹脂内部に熱的残留応
力が発生する。また、モールド樹脂は、リードフレーム
材料（例えば４２合金、Ｇｕ）に比較して熱膨張率か大
きいため、その後のＩＣ便用時に発生する温度サイクル
によっても樹脂内部に応力が発生する。これらの応力は
、ＩＣ素子５．搭載台３またはり−ド４端部の角部や、
リードフレーム打ち抜き時に発生したパリ等のＲが小さ
くとがった部分に集中し易く、そのため第３図に示すよ
うに、その部分から樹脂７内にクラック９が発生する。
このクラック９は温度サイクル、振動その他の影ツによ
り進行して大きくなり、場合によっては樹脂７の外表面
にまで達する。このような事態が生じると、ＩＣパッケ
ージ１′の内部かクラック９により外気と連通し、ＩＣ
パッケージ１′内に湿気が侵入するため、金属部分の腐
食、劣化、短絡事故等によりＩＣバ・７ケーシの信頼性
が好しく低下するという欠点があった。
特に近年、搭載するＩＣ素子の大型化に伴う搭載台の大
きいリードフレームにおいては、熱応力′の発生に関１
ｐする部分の面積が大きいので、クラック９がより発生
し易く、ト記欠点が顕著となる。
このような問題点に鑑みて、現在、リードフレーム打ち
抜き時に発生するパリを化学研磨によって除去する方法
や、リードフレームとモールド樹脂との密着性を向上さ
せることにより樹脂内のクラック発生を減少させる旨の
研究が行われているが、未だ、ＩＣパッケージの信頼性
を充分に獲得するには至っていない。
〈発明が解決しようとする問題点〉 本発明の目的は、前述した従来技術の欠点を解消し、樹
脂内部のクラックの発生を防止し、あるいは発生したク
ラックの進行を防止することができるＩＣパッケージを
提供することにある。
〈問題点を解決するための手段〉 このような目的は、以ドの本発明によって達成される。
即ち、本発明は、半導体集積回路素子を搭載したリード
フレームに所定の配線をし、これを樹脂モールドしたＩ
Ｃパッケージにおいて、前記モールド樹脂中に少なくと
も前記半導体集積回路素子を包囲する弾性体層を設けた
ことを特徴とするＩＣパッケージを提供するものである
。
また、前記弾性体層は、許容歪限界が前記モールド樹脂
のそれの１０倍以七の材料で構成されるのか好ましい。
以下、本発明のＩＣパッケージを添付図面に示す好適実
施例について詳細に説明する。
第１図および第２ＵＡは、各々本発明のＩＣパッケージ
の構成例を示す断面図である。これらの図中、従来のＩ
Ｃパッケージ（第３図）と同様の部分は同一の数字を用
いて示す。
第１図および第２図に示すように、本発明のＩＣパッケ
ージ１は、リードフレーム２のＩＣ素子−搭載台３１：
、にＩＣ素子５を搭載し、このＩＣ素子−５１＝の電極
とり−ド４の先端とを金線等のワイヤ６によりワイヤボ
ンディングして電気的に接続し、これを樹脂７により封
止（レジンモールド）した構成となっている。
本発明のＩＣパッケージ１では、リードフレーム２の形
状はいかなるものでよく、従来のものを用いればよい。
また、モールドする樹脂７も例えばエポキシ樹脂、シリ
コーン樹脂等の従来から用いられているものを用いれば
よい。
本発明の特徴は、樹脂７中に少なくともＩＣ素子５を包
囲する弾性体層８を設けることにある。
樹脂７中では、搭載台３の端部、ＩＣ素子５の端部、リ
ード４の先端部の角の部分からクラックが発生し易い。
従フて、これらの部分すなわちクラック多発部をカバー
するように弾性体層８を設ける。
第１図に示す例では、ＩＣ素子５および搭載台３を直接
包囲するように弾性体層８が設けられており、さらにそ
の弾性体層８の周囲を樹脂７で封止した構造となってい
る。ここで、第１図に示すのとは異なり、弾性体層８が
リード４の先端部までも包囲するように設けられていて
もよい。
このような構成とすることにより弾性体層８が内部応力
すなわち熱膨張を吸収し、よって樹脂７にクラックの発
生を防止することができる。
第２図に示す例では、ＩＣパッケージの耐湿性を向上さ
せるためにＩＣ素ｆ５、搭載台３およびリード４の先端
部（クラック多発部分）を包囲するよう樹脂７で封止し
、その周囲を取り囲むように弾性体層８を設け、さらに
その周囲を樹脂７′で封止した構造となっている。ここ
で弾性体層８の厚さは比較的薄いものでもよく、例えば
塗布法により形成した場合の１０〜５０μｍ程度でもよ
い。
このような構成とすることにより、弾性体層８が内部応
力（熱膨張）を吸収し、クラックの発生を防止しあるい
は弾性体層８の内側の樹脂７にクラック９か発生したと
しても、弾性体層７の存在によりその進行か停止Ｊニさ
れるので、クラック９は樹脂外表面にまで達することは
ない。
このような弾性体層８を構成する弾性体材料としてはポ
リプロピレン、ポリウレタン、ポリカーボネートなどの
軟質樹脂、シリコーンゴム、アクリルゴム等の名種ゴム
類等を挙げることができる。
特に、弾性体材料は、許容士限界がモールド樹脂７のそ
れの１０倍以上のものを用いるのが好ましい。
１０倍未満であると、モールド樹脂７に熱応力が大きく
作用してしまうからである。
ここて、許容歪限界とは、所定サイズの材料に一定量の
繰り返し歪を与えたとき、その材料中にマイクロクラッ
クが全く発生しない歪量の限界値をいう。
このような許容歪限界の高い弾性体材料としてはアクリ
ルゴム、シリコーンゴム、ポリウレタン、ポリカーボネ
ート、ポリプロピレン等を挙げることかできる。
以上本発明のＩＣパッケージを第１図および第２図に示
すＩＣパッケージ１について説明したが、弾性体層８の
形成パターンはこれらに限定されるものではなく、樹脂
７の内部応力を吸収または緩和しつるものであればいか
なるものでもよい。
次に、本発明のＩＣパッケージの製造方法の一例につい
て説明する。
第１図に示すＩＣパッケージ１の場合、まず、リードフ
レーム２の搭載台３上にＩＣ素子５を搭載し、ＩＣ素ｆ
−ｈ、の芥電棒と対応するり−ド４の先端とをワイヤ６
にてワイヤボンディングして電気的に接続する。
次いで、このリードフレーム２の搭載台３およびＩＣ素
ｆ５を包含（リード４の先端部まで含んでもよい）する
ように、これらを弾性材料で封止する。その方法は、弾
性材料のスプレー塗布、ディップ塗布などの塗布法、ま
たは専用の金型を用いる成型法により封止を行うのかよ
い。
さらに、その周囲を樹脂７で封止する。その方法として
例えば通常のトランスファーモールド法により樹脂の注
入、同化を行えばよい。
第２図に示す、ＩＣパッケージ１の場合、まず前記と同
様ＩＣ素ｆ５の搭載およびワイヤボンディングを行った
後、そのリードフレーム２のｈａ台３、ＩＣ素ｆ５およ
びリート４の先端部（リード４の先端部のみ含まなくて
もよい）を包含するように、これらを樹脂７で封止する
。　　　゛次いで、この樹脂７の周囲に液状または半液
状の弾性材料萌駆体を塗布し、乾燥による固化あるいは
、光学的に固化（もしくはキュアー）させて弾性体層８
を形成する。
さらに、この弾性体層８の周囲を前記と同種または異種
の樹脂７′で封止する。
なお、Ｉ＋ｒｆ記２度の樹脂封ルーは、例えばトランス
ファーモールド法により行えばよい。
〈作用〉 以上、本発明のＩＣパッケージの作用を説明する。
リードフレーム２を樹脂モールドする際、樹脂は約１７
０〜１８０℃程度に加熱された溶融状態から、冷却硬化
されるが、その際、樹脂７の内部に残留応力が発生する
。また、その後の温度サイクル等、他の要因によっても
樹脂内部に応力が発生する。第３図に示す従来のＩＣパ
ッケージ１′では樹脂内に発生した応力がＩＣ素子５、
搭載台３の端部、リード４の先端部等の角部に集中し、
そのため、これらの部分（クラック多発部分）から樹脂
内にクラック９か発生し易い。
しかし、本発明のＩＣパッケージｌでは、モールドする
樹脂７中に設けられた弾性体層８が樹脂７内で発生した
内部応力を吸収または緩和するため、クラックか発生し
難い。
即ち、第１図に示すＩＣパッケージでは、前記クラック
多発部分を弾性体で封止しているため、樹脂内にクラッ
クは発生しない（弾性体層８内にはその性質Ｅクラック
は発生しない）。また、第２図に示すＩＣパッケージで
は、弾性体層８の存在によりクラックの発生し難いこと
はもとより、’ｊ’ｌｉ性体層８より内側の樹脂７内に
クラック９が発生したとしても、Ｊａｉｌ性体層８か前
記クラック多発部分をカバーするよう設けられているた
め、クラック９は弾性体層８を越えて進行し、樹脂７の
外表面にまで達することはない。
〈発明の効果〉 本発明のＩＣパッケージによれば２モールド樹脂中に少
なくともｆｃ素ｆを包囲する弾性体層を設けたことによ
り、樹脂内のクラックの発生を防ｌ卜シあるいはクラッ
クが発生したとしてもクラック多発部分を取り闇む弾性
体層によりクラックの進行が停止ヒされ、クラックが弾
性体層を越えて樹脂外表面にまで達することがない。
従って、従来のＩＣパッケージのようにパッケージ内部
かクラックにより外気と連通し、パッケージ内部に湿気
等が侵入するという事態が発生せず、ＩＣパッケージの
イΔ頼性が著しく向上する。
【図面の簡単な説明】
第１図および７ＪＪ２図は、各々本発明のＩＣパッケー
ジの構成例を示す断面図である。 第３図は、従来のＩＣパッケージの構造およびそのクラ
ックの発生状態を示す断面図である。 符号の説明 １・・・・本発明のＩＣパッケージ、 １′・・・・従来のＩＣパッケージ、 ２・・・・リードフレーム、 ３・・・・Ｉ　Ｃ：Ａｆ搭載台、４・・・・　リード、
５・・・・ＩＣ素子、　　　　６・・・・ワイヤ、７．
７′　・・・・樹脂、　　８・・・・弾性体層、９・・
・・クラック 特　許　出　願　人　　口立電線株式会社代理人　　弁
理上　　渡　辺　望　稔 ＦＩＧ、１

Claims (2)

    【特許請求の範囲】
  1. （１）半導体集積回路素子を搭載したリードフレームに
    所定の配線をし、これを樹脂モールドしたＩＣパッケー
    ジにおいて、 前記モールド樹脂中に少なくとも前記半導体集積回路素
    子を包囲する弾性体層を設けたことを特徴とするＩＣパ
    ッケージ。
  2. （２）前記弾性体層は、許容歪限界が前記モールド樹脂
    のそれの１０倍以上の材料で構成される特許請求の範囲
    第１項に記載のＩＣパッケージ。
JP61048054A 1986-03-05 1986-03-05 Ｉｃパツケ−ジ Pending JPS62205652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048054A JPS62205652A (ja) 1986-03-05 1986-03-05 Ｉｃパツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048054A JPS62205652A (ja) 1986-03-05 1986-03-05 Ｉｃパツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62205652A true JPS62205652A (ja) 1987-09-10

Family

ID=12792627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048054A Pending JPS62205652A (ja) 1986-03-05 1986-03-05 Ｉｃパツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62205652A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878611A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置
JP2020525333A (ja) * 2017-05-19 2020-08-27 エージーシー グラス ユーロップＡｇｃ Ｇｌａｓｓ Ｅｕｒｏｐｅ 車両のための内部ガラストリム要素

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878611A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置
JP2020525333A (ja) * 2017-05-19 2020-08-27 エージーシー グラス ユーロップＡｇｃ Ｇｌａｓｓ Ｅｕｒｏｐｅ 車両のための内部ガラストリム要素

Similar Documents

Publication Publication Date Title
KR920008249B1 (ko) 반도체장치의 제조방법
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
US4874722A (en) Process of packaging a semiconductor device with reduced stress forces
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JPS62205652A (ja) Ｉｃパツケ−ジ
US20200005016A1 (en) Process for making a fingerprint sensor package module and the fingerprint sensor package module made thereby
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JPS6315448A (ja) 半導体装置
JPS60244035A (ja) 半導体装置の製造方法
JPH02209739A (ja) 半導体装置の製造方法
EP0430204B1 (en) Plastic mould type semiconductor device
JPH05109976A (ja) 半導体装置
JP3013656B2 (ja) 樹脂封止型半導体装置のパッケージ組立構造
JP5605971B2 (ja) 電子装置及びその製造方法
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR960012635B1 (ko) 반도체 패키지 제조방법
JPS60115248A (ja) 気密封止型半導体装置及びその製造方法
JP2000158488A (ja) 金型クリーニング用のダミー・リードフレーム
JPH0653570A (ja) 弾性表面波デバイスの製造方法
JPH05315475A (ja) 樹脂封止半導体装置およびその製造方法
JPS6066836A (ja) 封止半導体装置
JPS63193535A (ja) 混成集積回路の製造方法
JPS5988854A (ja) 半導体装置
JP2974307B1 (ja) 半導体装置の製造方法