JPS62200911A - ランレングス計数回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発１１の目的〕 （産業上の利用分野） 本発明は画像情報圧縮等の画像処理において、画像イメ
ージデータの白または黒の連続するビット数（以下ラン
レングスという）を計数するためのランレングス計数回
路に関する。

（従来の技術） 従来ランレングスの計数は画像イメージデータを１ビツ
トごとにメモリまたはレジスタから読み出し、白ビット
から黒ビットへ、または黒ビットから白ビットへの変化
点を検出するまでのデータビットを４１数する方法が採
用されている。このため処理速度を向上させることが困
難であるという欠点を有していた。

（発明が解決しようとする問題点） このように従来技術においては画像処理の高速化が困難
であるという問題を有している。

本発明は上述した問題点を解決するためになされたもの
で、簡単な回路構成でしかも′ＩＸ速処理の可能なラン
レングスの計数回路を提供することを目的とする。

〔発明の構成〕

（Ｉｌ’ｔ１題点を解決するための手段）本発明による
ランレングス計数回路は、色データ、画像イメージデー
タのランレングス計数開始ビット位置を指示するポイン
タを入力し、ランレングス値、ランレングスが確定した
か否かを示すランレングス確定フラグ、入力画像イメー
ジデータの全ピット処理が終了したか否かを示す自画像
データ要求フラグおよび次の１ノイクルでのランレング
ス計数のｇ８始ピット位置を指示するポインタからなる
制御データとを出力するランレングス変換手段と、前記
ランレングス変換手段から出力されるランレングス値を
一方の入力とし、前サイクルにおけるランレングス値を
他方の入力とする加算手段と、前記加算手段からの出力
をラッチする第１のレジスタと、前記ランレングス変換
手段からの制御データを入力してラッチするとともに前
記ランレングス変換手段に対して前記ランレングス計数
開始ビットを指示するポインタを出力する第２のレジス
タとを具備することにより構成される。

（作　用） このような構成を採用することにより、同一サイクルに
おける画像イメージデータが白ビットまたは黒ビットで
そろっている場合、特定の複数ステップを連続して実行
することが可能となり、また並列に実行することができ
るようになるためランレングス計数速度が増加する。

（実施例） 以下本発明を図示する実施例に基づいて詳細に説明する
。

第６図は本発明が適用される画像処理システムの構成を
示すブロック図である。画像処理システムは全体を制御
するＣＰＬＪｌと、画像イメージデータの圧縮や符号化
をおこなう１ＩＪＩ＆処理部２と、ｉ！ｉ像イメージデ
ータを一旦格納するイメージバッファ３と、帳票等の画
像を走査して画像イメージデータを作成するスキＶす５
と、このスキｔｐす５を制御するスキャナ制御部４とか
ら構成されている。

ＣＰＵ１と画像処理部２およびスキャナ制御部４との間
のデータの授受はＣＰＵバス６を介しておこなわれる。

またイメージバッファ３と画像処理部２およびスキャナ
制御部４との間のデータの授受はイメージバス７を介し
ておこなわれる。

画像処理部２はメインバッファアドレス制御部２ａとラ
ンレングス計数部２ｂと圧縮符号出力部２Ｃとから構成
されている。

本システムにより帳票イメージを変形ハフマン（Ｍｏｄ
ｉｆｉｅｄ　ｌｌｕｆｆｍａｎ　：　Ｍ　Ｈ）方式にに
り画像圧縮する場合について説明する。スキャナ５によ
り走査された帳票の画像イメージデータはイメージバス
７を介してイメージバッファ３へ書き込まれる。

ついで画像処理部２はイメージメモリ３内のイメージデ
ータを順次読み出してＭＨ符号に変換してｃｐｕｉへ符
号データを出力する。その際ランレングス計数部２ｂに
よりイメージバッファ３内のイメージデータのランレン
グスを計数し°【、イメージデータの画像情報の圧縮を
おこない、圧縮符号化したデータを圧縮符号出力部２Ｇ
を介してｃｐｕｉに出力するように動作する。

第１図は本発明によるランレングス計数回路の一実施例
を示すブロック図である。この計数回路ではイメージデ
ータのランレングスを計数する色を示す１ビツトの色デ
ータＣ０ＬＲを出力するためのフリップフロップ１１が
設けられており、このフリップフロップ（ＦＦ）１１の
出力はＲＯＭ１２に入力される。ＲＯＭ１２はフリップ
７０ツブ１１の出力である色データＣ０ＬＲと連続する
画像イメージデータＩＭＧとランレングス計数開始ピッ
トを指示する３ビツトのポインタＰＴとを入力し、ラン
レングス値と制御データとをあらかじめ組込まれた論理
にしたがって出力する。

このようにして出力されたランレングス値ＲＬＧは加算
器１３の一方の入力端子に入力される。

加算器１３の出力は、レジスタ（ＬＣＨ２）１５の入力
に接続され、加算器１３により積算されて出力されるラ
ンレングス値を一時記Ｉａするために用いられる。レジ
スタ１５の出力端子は加算器１３の他方の入力端子に接
続されている。ＲＯＭ１２から出力される５ビツトの制
御データＣＴＲＬはレジスタ（ＬＣＨｌ）１４に入力さ
れて一時記憶される。

またレジスタ１４からは３ビツトのランレングスエ１数
開始ビットを指示するポインタＰＴが出力されＲＯＭ１
２の入力端子に供給されている。

第２図は第１図に示すＲＯＭのアドレス入力および出力
データの割付は例を示した構成図である。

ＲＯＭのアドレス入力として色データ信号Ｃ０ＬＲが１
ビツト、画像データＩＭＧが８ビツトおよびカウント開
始ポインタが３ビツトで構成される。

また出力デー、りはランレングスＲＬＧが４ビツト、ラ
ンレングス確定フラッグＥＳＴが１ビツト、次画像デー
タ要求フラッグＲＥＱが１ビツトおよび次データカウン
ト開始ポインタＮＴＰＴが３ビツトで割付けられる。

第３図は第１図に示すランレングス計数回路の制御シー
ケンスを示すフローチャートである。また第４図は第１
図の動作を説明するための図表であって、第５図に示す
４バイトからなる入力画像データにより出力されるＲＯ
Ｍのデータおよびランレングスの値を示したものである
。以下第３図および第４図を参照して第１図の動作を説
明する。

まずフリツブフロツブ１１、レジスタ１４および１５が
それぞれリセットされ（ステップ１０１）、色データ信
号は初期値としてＯとし、カウント開始ポインタは０と
する。

ついで画像データが入力されると（ステップ１０２＞、
ＲＯＭ１２の出力は第４図のステップ２０１に示すよう
に変化する。この場合出力ランレングスは側口器１３を
介してレジスタ１５ヘラツチされるが、この時その前の
サイクルでのレジスタ１５の値が０となっているためＲ
ＯＭ１２の出力値がそのままラッチされることになる。

このステップ２０１におけるＲＯＭ１２の出力の意味は
、次のようである。即ち、色データ信号がＯによって示
す白色のデータが第１バイト目の画像データの第Ｑ　ｂ
ｉｔ目から連続して１ｂｉｔあるため、白色データのラ
ンレングス出力値が１として出力され、この白色データ
のランレングスの計数が終了したので、ランレングス確
定フラグが１となっている。更に第１バイト目の画像デ
ータの全てのｂｉＬについてランレングスを計数してい
ないので次の画像データの転送が不要であるため、次画
像データ要求フラグがＯとなり、また第１の画像データ
の次のランレングスを計数する最初のｂｉｔ位置（即ち
、第１ｂｉｔ目）を示ず次カウント開始ポインタが１と
なっている。

したがって第４図におけるス、テップ２０１でのレジス
タ１５からのランレングス出力値は１となる。一方ＲＯ
Ｍ１２から出力される制御データすなわちランレングス
確定フラグ、次データ要求フラッグおよび次カウント開
始ポインタの各データはレジスタ１４へそのままラッチ
される（ステップ１０３）。

次にランレングス確定フラグが調べられるが（ステップ
１０４）、この場合１が立っているのでレジスタ１５の
出力であるランレングス値が図示しないＭＨｒｆ＠化部
へ出力され（ステップ１０５）、色データ信号が反転さ
れ、レジスタ１５のリセットされる（ステップ１０６）
。

次に次画像データ要求フラグが調べられるが、この場合
Ｏであるためステップ１０２へ戻る（ステップ１０７）
。以下第４図のステップ２０２゜２０３．２０４，２０
５のようにランレングスの値を計数して出力し、第１バ
イト目が終了後はステップ２０６．２０７に従って第２
バイト目のランレングス値が出力され、以下同様に第３
バイト目はステップ２０８、第４バイト目はステップ２
０９から２１２にしたがってランレングス値の出力が行
われる。

尚、第４図のステップ２０５の出力でランレングス確定
フラッグがＯとなっている意味は、第１バイト目の画像
データの第７　ｂｉｔ目の自データにつづく第２バイト
目の画像データの第Ｑ　ｂｉｔ目が白データか黒データ
か判明していないので、ランレングスが確定できないと
いうことである。

この場合、このようにして画像データの１行の処理が終
了するまではステップ１０１に戻って順次繰り返し演算
をおこない（ステップ１０８）、すべての画像領域に渡
って処理が終了するまでは開始位置に戻って演算を続行
する（ステップ１０９）。そしてすべての画像領域に渡
ってランレングスの８１数が終って本回路の動作が終了
する。

このような処理方法を用いるため、第５図の第３バイト
目に示すようにすべてのビットが同一のデータでそろっ
ている場合には第４図に示すステップ１０３，１０４．
１０７が連続して実行できる。

さらにステップ１０４とステップ１０７とは同時に実行
できる。通常文書画像等を取り扱う場合、同一バイト内
に白ビットのみが格納される場合が非常に多いため、上
述した複数ステップの連続実行と並列実行にＪ−って高
速にランレングスの旧教ができる。

以上の実施例においてランレングス変換手段はＲＯＭ構
成となっているが、論理回路で組むこともできる。

〔発明の効果〕

以上実施例に基づいて詳細に説明したように、本発明に
よればランレングスのＨ１数が高速に処理可能となるた
め画像処理速度を大幅に向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例にかかるランレングス計数回
路のブロック図、第２図は本発明に用いられるｒ（ＯＭ
のアドレス入力とデーウ出力との構成例を示す図、第３
図は本発明によるランレングス計数回路の制御シーケン
スを示す７０−チ１１−ト、第４図は本発明によるラン
レングス計数回路の動作例を説明するための図表、第５
図は連続画像データの一例を示す説明図、第６図は本発
明が適用される画像処理システムの構成を示すブロック
図である。 １１・・・フリップフロップ、１２・・・ＲＯＭ１１３
・・・加算器、１４・・・レジスタ、１５・・・レジス
タ。 出願人代理人　　佐　　藤　　−雄 第１図 嶌２区

Claims (1)

【特許請求の範囲】
1. 色を指定する色データ、画像イメージデータのランレン
   グス計数開始ビット位置を指示するポインタを入力し、
   前記画像イメージデータの前記ランレングス計数開始ビ
   ットで指定された位置から前記色データが指示する色の
   データのランレングス値、ランレングスが確定したか否
   かを示すランレングス確定フラグ、入力画像イメージデ
   ータの全ビット処理が終了したか否かを示す次画像デー
   タ要求フラグおよび次のサイクルでのランレングス計数
   の開始ビット位置を指示するポインタからなる制御デー
   タとを出力するランレングス変換手段と、前記ランレン
   グス変換手段から出力されるランレングス値を一方の入
   力とし、前サイクルにおけるランレングス値を他方の入
   力する加算手段と、前記加算手段からの出力をラッチす
   る第１のレジスタと、前記ランレングス変換手段からの
   制御データを入力してラッチすると共に前記ランレング
   ス変換手段に対して前記ランレングス計数開始ビットを
   指示するポインタを出力する第２のレジスタとを具備し
   たランレングス計数回路。