JPS6220070A - マスク処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は画像情報の一部を切り出すためのマスク処理方
式に関するものである。

［従来の技術］ 一般に画像編集を行う際、画像データの一部にマスクを
かけ画像の一部分のみを切り出したい場合が多い。しか
もこの切り出しの形状が矩形や正多角形以外の複雑な形
状に切り出す要求が多い。

しかしこの様な場合に従来は、切り出し用のマスクデー
タを画像情報と１対ｌ対応させて記憶するビットマッグ
メモリを備え、このビットマツプメモリに記憶のマスク
データに応じて取り出すべきデータか、捨てるデータ（
マスクをかけたデータ）かを選択し、所望の画像データ
のみを取り出す切り出し操作を行なう方法が用いられて
いた。

［発明が解決しようとする問題点］ しかし、この方式は高解像の画像を取り扱う時にはブス
キング用のビットマツプメモリの容量が大きくなり、コ
ストアップとなる欠点があった。

更にはマスキングによる切り出し処理をした後、画像を
拡大した場合等、ブスクの斜めエツジが画素の拡大によ
りギザギザになり、切り出し画像データの境界部が非常
に見難いものとなってしまっていた。

Ｅ問題点を解決するための手段］ 本発明は上記欠点を除去すると同時に、小容量のマスク
メモリで、画像情報の切り出しを可能とし、かつ、切り
出し画像情報のエツジ部が滑らかに変化する、高画質の
マスキング処理方式を提供することを目的とし、係る目
的を達成するために、例えば、原画像情報の一部を切り
出すためのマスク情報に対して画像に対する変換処理と
同様の変換処理を行ない、その後変換処理されたマスク
情報を修正し７て画像を切り出すものである。

［実施例］ 以下、図面を参照して本発明に係る一実施例を説明する
。

第１図は本発明に係る一実施例のブロック図であり、図
中１は時系列画像データを出力する画像データ出力装置
であり、画像データ出力装置１は例えばＴＶカメラやＣ
ＣＤセンサ等で構成され、画像データはイメージデータ
として時系列で送られてくる。なお、本実施例において
は画像データは、Ａ／Ｄ変換された８ビツトのマスク画
像データとして順次送られてくる。

３はビットマツプメモリ８より容量の小さなマ・スフメ
モリ、４はマスクメモリ３よりのマスクデータと、画像
データ出力装置１よりのイメージデータ２とを合成して
９ビツトの合成データ５０とするビット合成器、５は合
成データ５０を必要に応じて変倍処理する変倍処理部、
６は変倍処理された合成データよりマスクデータを分離
し、平滑すると共に該マスクデータに従いマスク処理を
行なうマスキング処理回路、７はマスキング処理回路６
より送られてきたマスク処理済の画像データを公知の方
法で２領化し、ティザ処理を施す２値化回路、８は２値
化回路７よりの２値化画像データを記憶するビットマツ
プメモリである。ビットマツプメモリ８に記憶の画像デ
ータは必要に応じて順次読み出され、処理される。

−例として、画像データ出力装置１より第２図に示す原
画像データ１０が送られて米た場合の画像情報の切り出
し処理を、第６図のフローチャートも参照して以下に説
明する。

まずステップＳｌで画像データ出力装置ｌよりのイメー
ジデータ２が１ライン毎に送られてくる。これは例えば
第２図（１０）に示す３人の子供を表わしたものである
。これに対し、マスクメモリ３には第２図（１１）に示
すハート形の部分を切り出し、第３図に示す画像データ
のみをビットマツプメモリ８に展開するマスクビットが
記憶されている。

例えば第２図に示す画像データが第４図（Ａ）に示す如
＜ＮｘＸＮｙの画素より構成されている場合に、マスク
メモリ３の容量がＮｘＸＮｙ以上であれば切り出し部分
１１に対応する部分を除く部分（斜線部分）を°０°゛
、切り出し部分１１を“１　”として画素に対して１対
１で対応させることができる。そしてこのマスクデータ
はステップＳ２で画像データ１画素毎に読み出され、続
くステップＳ３でビット合成器４で合成される。

しかし、マスクメモリ３の容量が少なく、画像データの
１７にの容量しかない様な場合には、第４図（Ｂ）に示
す如く、切り出し部分（マスクメモリ中の°゛０′°の
部分）１１ａは境界部がギザギザとなってしまう、この
様に少ない容量のマスクメモリ３でマスキングを行なう
場合（Ｘ方向、Ｙ方向に画素数の１７にである場合には
容量は１／に２に減少する）にはマスクメモリからのデ
ータの取り出しタイミングは１／ｋに間引かれているた
め、イメージデータのｋＸｋ！Ｘ単位に行なわれる。そ
してその間は同一のマスクデータが連続して出力される
ことになる。そしてこの場合にも画素単位にビット合成
器４でビット合成される。ビット合成は８ビツトデータ
として送られてくるイメージデータ２に対して最上位ビ
ットにマスクデータが書き込まれた計９ビットの合成デ
ータ５０として出力される。この時マスクメモリ３の容
量が小さい場合にはｋＸｋ画素のイメージデータに対し
て１つのマスクデータが繰り返し用いられる。

ビット合成器４より出力される合成データ５０の構成を
第５図に示す。図中５１はマスキングデータ、５２は画
像データである。

係るビット合成された画像データ５０はステップＳ４に
おいて必要に応じて後段の変倍処理部５で公知の方法で
画像の変倍、即ち拡大自縮小等の変換が行なわれる。以
下、この変換の例として画像の拡大処理について説明を
行う。例えば３倍に拡大するとした場合、ラスク的に出
力されたイメージデータ１画素を主走査方向に３画素同
じデータを続けて出力する。同様に副走査方向に対して
も３ライン同じデータを出力する。このためイメージデ
ータ２の出力は変倍処理部５内においてライン毎に（主
走査方向１う・１７分の）保持しておく事が必要である
。そして各方向に３倍づつ拡大された９ビツトの合成デ
ータ５０はマスキング処理回路６に送られる。

マスキング処理回路６は合成データを受は取るとステッ
プＳ５においてティザ処理及び以下に説明するマスキン
グ処理を実行する。

まず、合成データ５０のマスキングデータ５１による荒
いマスク目によるギザギザのマスクエツジ部を平滑化す
る。マスキング処理回路６の平滑回路の詳細を第７図、
第８図に示す。

第７図において２３ａ、２３ｂは画像データ１ライン分
の容量を備えるシフトレジスタＡ、Ｂ。

２２ａ〜２２ｆは画素遅延素子である。端子２４より入
力される合成データ５０はシフトレジスタＡ２３ａによ
り１ライン分、更にシフトレジスタＢ２３ｂにより１ラ
イン分遅延され、３ライン分の合成データ５０が同時に
出力される。そして各ラインの出力は更に１画素遅延素
子２２ａ〜２２ｆによりそれぞれ遅延を受ける。従って
端子２１ａ〜２１ｉからは同時に３Ｘ３のマトリクス内
の画素データが取り出される。該回路は合成データ各９
ビットのそれぞれについて設けられており、画像データ
５２については出力を利用して公知の方法でディザ処理
等が行なわれる。

マスキングデータ５１については該回路の出力２１ａ〜
２１ｆのうち２１ｅを除く８ビツトのデータを用いてエ
ツジ平滑処理が行なわれる。

これは第８図に示す回路により行なわれる。即ち、出力
２　］、　ａ〜２１ｉの３×３周辺の中心画素２１ｅを
除く８ビツトのマスキングデータ５１が第８図に示すＲ
ＯＭより構成されているルックアップテーブルメモリ（
以下ＬＵＴと称す）６１に人力され、入力データに対応
した１ビツトの中心画素に対応するマスクデータが出力
される。この結果ギザギザのマスクデータは修正され、
境界部の滑らかなマスクデータとなる。そしてこの端子
３４よりの出力データ（ａｏ　）が、３×３のマスキン
グデータの中心画素の、実際マスキング処理で用いられ
る平滑されたマスキングデータとなる。

この３×３のマスキングデータと中心画素マスクデータ
の関係を第９図に示す。

また、ＬＵＴ６１の例を次表に示す。

そして、このＬＵＴ６１によるマスキングデータの修正
例を第１０図（Ａ）〜（Ｄ）に示す。

表 第１Ｏ図（Ａ）、（Ｂ）はマスキングデータ（ａｏ　）
がｏ　”とされる例、第１０図（Ｃ）〜（Ｄ）はマスキ
ングデータ（ａｏ　）が°°１°゛とされる例である。

このＬＵＴ６１には３×３の出現可能なテーブル値が全
て含まれ、中心値のマスキングデータが順次出力される
。

そして、この平滑化されたマスキングデータに従い画像
データ５２中の切り出される部分の画像データのみが２
値化処理回路７に出力される。

〜・方、ｚ値化処理回路７ではステップＳ６においてこ
の画像データを２値化処理して１ビツトデータに変換し
、ステップＳ７においてビットマツプメモリ８にパター
ン展開する。そしてステップＳ８において、全ての画像
データに対するパターン展開が終了したか否か調べ、全
て終了していなければステップＳＩに戻り、次の画像デ
ータに対する処理を行ない、全て終了していれば処理を
終了する。

以上の処理により、ビットマツプメモリ８上には第３図
に示す如き切り出しパターンが滑らかな境界部をもって
展開されることになる。

また以上の平滑化実施例においては３×３のマトリクス
について説明したが、ハードウェアの制約がなければ更
に大、きいマトリクスを用いれば、よりマスキングの境
界部平滑化の作用は大きくなる。

５×５のマトリクスを用いた場合には３Ｘ３における第
７図に示す回路もこれに合わせて設計する必要がある。

この場合には第７図に示すシフトレジスタを４組、１画
素遅延素子を２０素子備える構成とすれば良い。また、
第８図に示すＬＵＴ６１もこれに伴い大型化する。この
マトリクスを５×５とした場合のＬＵＴの構成を第１１
図に示す、この場合のＬＵＴ８０のＲＯＭアドレスであ
る入力周辺ビット数も２４ビツト（第１１図７１〜８４
）となる。

前述の如く平均化のマトリクスを大きくすると一モ滑化
の作用はより大きくなるが、１画素遅延素子やシフトレ
ジスタ等が多くなり、構成も複雑化しコストが相当高く
なる。そのうちでは主走査（ラスタの水平）方向のみ、
ディメンジョンを大きくする方法を用いれば比較的ハー
ドコストを安くすることができる。

従って平滑化の希望条件に従い適時最適マトリクスを選
択すればよい。

以上説明した如く本実施例によれば、画像の一部を切り
出すだめのマスク処理を、小容量のマスク用ビットマツ
プメモリ構成で、且つ画像の拡大等の操作によっても境
界部がギザギザとなる事の無い、高品質の切り出し画像
を提供出来るものである。

［発明の効果コ 以上説明した様に本発明によれば、少ないマスク情報を
保持するのみで境界部の平滑な切り出し画像が得られ、
また原画像情報に対して変倍処理等の処理を行なった様
な場合においても、境界部がギザギザになることのない
、平滑な切り出し画像が得られる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、第２図は
原画像を示す図、 第３図は第２図に示す原画像に対して切り出し処理を行
ないビットマツプメモリにパターン展開された画像を示
す図、 第４図（Ａ）、（Ｂ）はマスクメモリよりのマスキンク
データの展開例を示す図、 第５図は本実施例の画像データとマスキングデータとの
合成テークの構成例を示す図、第６図は本実施例の画像
情報処理フローチャート、 第７図、第８図は本実施例のマスキング処理回路の詳細
図、 第９図は本実施例の３Ｘ３のマトリクスのマスキンクデ
ータを示す図、 第１０図（Ａ）〜（Ｄ）は本実施例のマスキング平滑化
処理のマトリクス例を示す図、第１１図は本発明の実施
例の５Ｘ５のマトリクスのマスキング処理回路の詳細図
である。 図中、ｌ・・・画像データ出力装置、３・・・マスクメ
モリ、４・・・ビット合成器、５・・・変倍処理系、６
・・・マスキング処理回路、７・・・２値化処理回路、
８・・・ビットマツプメモリ、２２ａ〜２２ｆ・・弓画
素遅延素子、２３ａ、２３ｂ・・・シフトレジスタ、６
１．８０・・・ＬＵＴである。

Claims (3)

【特許請求の範囲】
1. （１）原画像情報の一部を切り出すためのマスク情報を
   、前記原画像情報に付加し、該マスク情報を付加した画
   像情報に所定の画像変換処理を行ない、該変換処理情報
   よりマスク情報を分離し、該分離したマスク情報に対す
   る画素の隣接画素のマスク情報を基に、当該中心画素の
   マスク情報の修正を行ない、該修正マスク情報に従い前
   記原画像情報の一部を切り出すことを特徴とするマスク
   処理方式。
2. （２）画像変換処理は画像の変倍処理を含むことを特徴
   とする特許請求の範囲第１項記載のマスク処理方式。
3. （３）マスク情報を保持する記憶手段に記憶するマスク
   情報に従つてマスク処理を行い、前記記憶手段記憶容量
   は画像情報画素よりも荒く構成されていることを特徴と
   する特許請求の範囲第１項又は第２項記載のマスク処理
   方式。