JPS62199122A - ２進情報変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はリードソロモン符号を用いた誤り訂正部の２進
情報変換回路に関する。

従来の技術 情報列！ＬＱ　、　ＩＬ　ｊ　、　・・−・−、ａｌ（
ｌを多項式表現Ｓ　（ｘ）を次式で示す。

Ｓ　（Ｘ）＝：　ａ　ｏｘ）ｃ’ｌ−ａ１７２＋・・−
・・・ａｋ−２ｘ＋ａｋｊ　−・−（１）リードソロモ
ン符号の１次生成多項弐〇　（ｘ）を用いて符号語を生
成し、それを多項式表現したものをＦｌ（り　　として
次式で示す。

Ｆ＋（ｘ）＝ａｇｘ”−’　十＆１３＋”−２＋−・−
・−ａｋ　１？　’＋ｂＱｘ”−’＋　・Ｈ＋　＋＋＋
　＋　ｂト２に＋　１）ｍ−１−−−−０−（２）ここ
でｋは情報部の長さ、ｍは検査符号の長さ、ｎは符号語
の長さくｎ＝ｍ＋ｋ）を示す。

このように生成される符号語を送信信号とし、伝送して
受信側において、検査符号により伝送中に生じた誤りの
訂正が行なわれる。誤り訂正はシンドロームを生成する
ことにより誤り位置情報と誤りパターンを算出すること
により行なわれる。

ここで得られる誤り位置情報は、例えば式（２）でＩＬ
ｌが誤った場合、誤り位置情報としてｎ−２が得られる
。ところで、訂正する際、誤り位置情報よりａｌが蓄え
られているメそりのアドレス値を算出する必要がある。

一般にメモリには式（２）において２ＬＯがアドレスＯ
Ｓ！Ｌ１がアドレス１、・・・・・・の場所に書込まれ
ている。従って、符号長ｎを２８とした時、０→２７．
１→２６．　・・・・・・、　２６→１．２７→０とい
うように誤り位置情報から実際のメモリのアドレス値に
変換しなければならない。以上のような動作を実現する
回路として第４図に示すようなＲＯＭを使用したものが
考えられる。ＲＯＭへの入力としてＫＬｏ−ＫＬ４の５
゛ビツトの誤り位置情報からなりＲＯＭ内で変換を行な
った後、アドレス官号として五０〜ム４を出力するもの
である０発明が解決しようとする問題点 上記のようにＲＯＭを用いた構成では、符号長の長さが
変わるとＲＯＭのデータを変更しなければならない。従
ってＬＳＩ化を考えた場合、ＲＯＭを内蔵してしまうと
符号長を固定しなければならないため汎用性がなくなる
。汎用性を保つにはＲＯＭ１外付けしなければならない
など問題が多い０ 本発明はこのような問題点を考慮して、ＲＯＭ金使用せ
ずに、ＬＳＩ化に適した２進情報変換回路を提供するも
のである。

問題点を解決するための手段 本発明はシンドロームより得られ次誤り位置情報よりメ
モリのアドレス信号を生成するに際し、符号長ｎより１
を引いた２進情報の各ビットを反転する手段と、反転し
た結果と誤り位置情報を加算する手段と、加算した結果
を反転する手段を備え、誤り位置情報から符号語の蓄え
られているメそりのアドレス信号を生成する２進情報変
換回路である。

作用 本発明は上記したとおり、インバータと加算器によシア
ドレス信号を生成することにより簡単な回路構成で実現
することができる。

実施例 まず、本発明で用いた誤り訂正符号であるＩＪ　−ドン
ロモン符号について説明する。ＧＦ（２）上での４次の
既約多項式Ｆ　（ｘ）を考えた場合、０”と１”の元し
か存在しないのでＧＦ（２）上ではＦ　（ｘ）は根を持
たない。そこで、Ｆ　（Ｘ）　：Ｏを満足する根αを考
える。このとき零元を含むαのべき乗で表わされる２ｅ
個の相異なる元０．α０．α１．・・・・・・。

α２Ｌ２は拡大体ｃｙ（２Ｊ）を構成する。Ｇ　ｙ（２
ｇ）の各元はα０（＝１）、　α１．α４・・・・・・
、αｌ−＋の線形結合として表現することができる。

今、情報料ＩＬＱ、　　Ｊ、・・・・・・ｅ＆に−ｔを
多項式表現すると、前記したように（１）式 ％式％（ となる。リードソロモン符号のｍ次生成多項式Ｇ　（ｘ
）は （３）式として表わされる。この生成多項式〇　（Ｘ）
により得られる符号語は検査符号ｍ個、最小距離（ｍ＋
１）となる。符号語を生成するには、まずｘ”　−５（
ｘ）を生成多項式Ｇ（Ｘｆで割り、剥除Ｒ（ｘ）を求め
る。このとき商をＱ　０１：）とするとｘ　５（ｘ）＝
ＱＣｘ）に（ｘ）＋Ｒ（ｘ）　　−・・−（４）となる
。コこでＦ、　（ｘ）　＝　ｘ”　Ｓ　（ｘ）　＋　Ｒ
（ｘ）とするとＦｌ（Ｘ）：Ｘｍ５（Ｘ）＋Ｒ（Ｘ）＝
Ｑ（Ｘ）Ｇ（Ｘ）　・・・・・−（５）となりｙ、（ｘ
）はＧ（ｘ）で割り切れる。このときのＦ＋（Ｘ）の各
係数列が符号語を表わす。剥除Ｒ（Ｘ）ｆｔＲ（ｘ）＝
ｂ（１ｘｍ−↓ｂ、　ｘ”　’＋・−−−−−＋　ｂｍ
＜ｘ　＋　ｂト＋　−（６）とすると、符号語の多項式
表現Ｆ１（Ｘ）はＦ＋□Ｃ）　＝　ａｇｘ”−’＋　ａ
ｌｘ”　２＋・−・＋　ａｋｊ　Ｘ”＋ｂｏｘ”　’＋
・−・・＋ｂＩｍ−メ＋ｂｍ−１・・・・・（２）とな
る。ここでｎは符号長を示す。（ｎ＝ｍ＋ｋ）この符号
語を送信信号列と考えると、元の情報列＆ＯＩ　　２Ｌ
１１−　！Ｌｋ−１に検査符号列ｂ（３＋　　ｂ　１ｅ
　”’＋　　ｋｌｌ！Ｉ−１を付加して送信することに
なる。

受信信号系列をＦ２（ｘ）、伝送中に生ずる誤り系列を
ｅ　（Ｘ）とすると次式が成立する。

Ｆ２（Ｘ）　＝　７１（ｘ）　＋　ｅ　（Ｘ）　　　　
・、−、、、（７）受信側では伝送中に発生した誤りの
有無を調べるためにシンドロームを生成する。シンドロ
ームは受信信号系列を生成多項式Ｇ　（ｘ）で割った剥
除として求めることができる。

具体例として（８）式の４次生成多項式を用いた場合、 Ｇ　（ｘ）　＝（ｚ−ａ’）　（ｘ−ａ’）　（ｘ−α
２）　（ｘ−α’）　＝−（８１このとき、シンドロー
ムＳｏ、　ｓｌｌ　ｓ２．　Ｓ５は（９）式で表わされ
る。

この場合、２箇所までの誤りであれば、その誤りの位置
と誤りパターンを求めることができる。

受信信号の多項式表現Ｆ　（Ｘ）を次式で表わす。

Ｆ２（ｘ）　＝　、Ｑｘｎ　’＋４ｘ”　’＋−ｆｉｚ
　１ｘトに＋　Ｇ−ヒ１＋・・・・・・ら−４＋Ｇ−１ ＝　ｅｌｎＳＸ”−１＋　ｄｎ２Ｘ”−２＋　・・・＋
　（１１Ｘ　＋　ｄ。

・・・・・・θ０） ここで、ｆｌ　−６’ｉ　は、元の情報ａｌ　、　　ｂ
ｌ　の受信情報を示す。

今、誤りパターンとして１５１，６ｊ　　とするとＦ２
（ｘ）＝Ｆ、（ｘ）＋ｅｌＸ３−＋６１ｊＬｌ　　　−
・−６１）が得られる。従って、シンドロームより次式
が得られる。

（ｓｓ＝　ｅＪｉ（１”＋　６ｊａ’ｊ　　　　・””
’　（１２）（１２）式より誤りパターン−１６ｊと誤
り位置上。

ｊを算出することができる０ 信号フォーマットとして第２図の場合を考えるＯＮブロ
ックを単位に誤り訂正を完結するとし、１ブロツクの長
さは３２．２系列のリードソロモン符号Ｃ１，Ｃ２は図
中矢印の方向に生成系列をとるものとし、ともに長さは
４とする。

受信側では一旦Ｎブロック分の受信信号をメモリに書込
んだ後、Ｃ，、Ｃ２の順に誤り訂正を行なう。その際、
生成系列毎に逐次信号を読み出して行なわれる。第２図
の信号フォーマットを便宜上そのままメモリ上に配置す
ることにし、下位６ビツトのアドレス信号により縦方向
の位置を指定し６ビツト目以上のアドレス信号によりブ
ロック方向（横方向）の位置を指定するものとする。と
こ。

ろで、（１０）式で示した受信信号において、Ｃ１生成
系列では、第３図（２Ｌ）に示すように下位６ビツトの
アドレス信号が０．１．２．・・・・・・の場所にはｄ
３１　ｔ　　ｄ５０　＊　　ｄ２９　ｒ　・・・の信号
が書込まれることになる。例えばｄ２９が誤っていたと
すると誤り位置を算出した結果１＝２９が得られるが、
誤りの訂正を行なう際はメモリ上のアドレスに変換しな
ければならない。すなわち、第３図（ａ）の例では１＝
２９のかわりに下位５ビツトのアドレス２にする必要が
ある。同様に０→３１，１→３０．・・・・・・。

３０→１，３１→０となるように算出された誤、り位置
より、メモリのアドレス値に変換する。第３図中）には
Ｃ２生成系列を示す。Ｇ２の符号語の長さは２８であシ
、従ってこの場合は求まった誤り位置情報から、０→２
７，１→２６，２→２５゜・・・・・・、２６→１，２
７→０となるように変換しなければならない。

第１図に本発明による２進情報変換回路を示す。

１はインバータ、２は６ピツトのバイナリ加算器、３は
インバータである。インバータ１に符号長ｎから１を引
いた２進情報を入力する。ｎが２８でアレば、１１０１
１を入力する。この時インバータ１の出力は００１ｏｏ
となる。誤り位置情報が２４、すなわち２進数表現で１
１０００の時、加算器２により出力として１１１００が
得られる。従ってインバータ３によりアドレス信号とし
てｏＯｏｌｌ、１ｏ進表現で３が得られる。これは符号
長が２８であれば２４→３に変換されることから正常に
動作されていることがわかる。第１図の回路構成では符
号長が３２までしか対応できないがそれ以上必要な時で
もビット数を増加させるだけで適応できる。例えば符号
長が５０であれば第１図において６ビツトの構成とすれ
ばよい。又、この時、符号長が２８であったとしても符
号長から１を引いた２進情報値を０１１０１１とすれば
よい。

発明の詳細 な説明したように、本発明によれば、インバータと加算
器による２進情報変換回路の実現で、ＲＯＭ１使用する
ことなく回路が簡単となりＬＳＩ化に適したものとする
ことができる。又、符号長を変えた場合にも同一の回路
構成で実現することができ実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例の２進情報変換回路の
回路図、第２図は誤り訂正符号の生成系列を示す信号フ
ォーマット図、第３図はアドレス変換の動作の説明図、
第４図は従来の２進情報変換回路を示す説明図である。 １・・・・・・インバータ、２・・・・・・加算器、３
・・川・インバータ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名之丁
Ｓ　１　図 ｔ７５２　Ｅンコ

Claims (1)

【特許請求の範囲】
1. リードソロモン符号を用いて誤り訂正を行なうに際し、
   符号語の長さがｎ（ｎは正の整数）の場合、（ｎ−１）
   の２進情報を反転する手段と、反転した結果と誤り位置
   情報ｉ（ｉは正の整数、かつ０≦ｉ＜ｎ）の２進情報を
   加算する手段と、加算結果を反転する手段を備え、前記
   誤ク位置情報ｉから符号語の蓄えられているメモリのア
   ドレス情報（ｎ−ｉ−１）に変換する２進情報変換回路
   。