JPS62198293A - ビツト幅可変多元速度通話路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、時分割多重信号を交換する通話路、いわゆる
時分割通話路に関するものであり、更に詳しくは、一つ
の呼でありながら複数チャネルを使用するいわゆる多元
呼の交換において用い得るビット幅可変多元速度通話路
に関するものである。

〔従来の技術〕

第６図は、時分割通話路の従来例を示す説明図である。

同図において、１は直並列変換多重化回路（以下、直並
列変換回路Ｓ／Ｐと略称することもある）、２は上りＴ
スイッチモジュール（なお、Ｔスイッチとは時間スイッ
チのことである）、３はＳスイッチ（空間スイッチ）、
４は下りＴスイッチモジュール、５は並直列変換分離回
路（以下、並直列変換回路Ｐ／Ｓと略称することもある
）、である。

なお、Ｓスイッチ３には、＃Ｏ，＃１．・・・・・・と
複数の系統が収容されているが、＃０の系統のみを詳し
く示し、他は同様なので簡略化して示しである。

直並列変換多重化回路１に入力する成る１回線１、上で
は、１語（８ビット直列）を伝送する１チヤネルが１フ
レーム当りでＵ個（本例では６個）直列に集まって回線
運用単位（Ｈａｎｄｌｉｎｇ　Ｇｒｏｕｐ。

略してＨＧ単位と云う）を構成していることが認められ
るであろう。

第６図に見られるように、従来の時分割通話路では、１
語内のピント列（この場合、８ビット直列）についての
み、該語長にて動作する直並列変換回路１を用いて、並
列８ビツトに変換して並列スイッチングを行っているが
、同一回線運用単位ＨＧを構成するＵ個（本例では６個
）のチャネルは直列のままで同一のＴスイッチモジュー
ル２でスイッチングされるため、１フレーム当り１語以
上の情報を伝達するために複数チャネルを使用する呼（
いわゆる多元呼）の交換においては、Ｔスイッチの多重
度が実効的に低下し、通話路の使用能率の低下をまねく
という欠点があった。

通常、Ｔスイッチの多重度とは、１フレーム当りのタイ
ムスロット数で表わされるが、これに対し、一つのＴス
イッチが交換できる呼の数を実効的な多重度と云い、こ
の意味で、上述のように複数チャネルを使用する呼の交
換を行う場合、Ｔスイッチの多重度が実効的に低下する
わけである。

〔発明が解決しようとする問題点〕

そこで本発明においては、多元呼の交換における実効的
なＴスイッチの多重度の低下による通話路使用能率の低
下を防止すること、を解決すべき問題点としており、そ
のことの可能なビット幅可変多元速度通話路を提供する
ことを発明の目的とする。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明においては、１語を伝
達するチャネルを１フレーム当たりＵ個集めたものを回
線運用単位とし、該回線運用単位のＭ個分を時分割多重
伝送するハイウェイを７組、用意してなるハイウェイ群
を入力ハイウェイ群とし、多重度Ｖ−Ｍのハイウェイを
Ｕ組、用意してなるハイウェイ群を出力ハイウェイ群と
し、前記入力ハイウェイ群において各回線運用単位を構
成する各Ｕ個のチャネルが、前記出力ハイウェイ群にお
いて、相異なるハイウェイ上の同一時間位置を占めて並
列伝送されるように、前記各Ｕ個のチャネルの時間位置
・空間位置の入れ換えを行って出力するようにした回線
運用車位置並列変換回路（以下、上りＨＧＳＰという）
と、 多重度Ｖ−ＭのハイウェイをＵ組、用意してなるハイウ
ェイ群を入力ハイウェイ群とし、前記回線運用単位のＭ
個分を時分割多重伝送するハイウェイを７組、用意して
なるハイウェイ群を出力ハイウェイ群とし、前記入力ハ
イウェイ群において並列に伝送されてきた各Ｕ個のチャ
ネルが、前記出力ハイウェイ群において、回線運用単位
を構成するＵ個のチャネルとして伝送されるように、並
列に伝送されてきた前記各Ｕ個のチャネルについて、前
記上りＨＧＳＰにおけるのとは逆の時間位置・空間位置
の入れ換えを行って出力するようにした回線運用単位並
直列変換回路（以下、下りＨＧＳＰという）と、を用い
るようにした。

〔作用〕

本発明においては、各回線運用単位内の複数チャネルを
、ビット幅可変多元速度の呼として使用する呼は、該複
数チャネルがＨＧＳＰを介して半固定的に接続されてい
る複数時間スイッチモジュールを並列に使用して交換接
続されるようにした。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す説明図である。

同図において、第６図におけるのと同じものには同じ符
号を付しである。そのほか、７は上りｆ（ＧＳＰ、８は
下りＨＧＳＰである。

ここで上りＨＧＳＰ７とは、ＨＧ単位を構成するＵ個我
列のチャネルを入力され、これを並列化して出力する直
並列変換回路、っまりＨＧ単位を入力とする直並列変換
回路のことである。下りＨＧＳＰ８とは、逆に、ＨＧ単
位を構成するＵ個並列のチャネルを入力され、これを直
列化して出方する並直列変換回路のことである。

もう少し具体的に説明すると、上りＨＧＳＰ７とは、１
語を伝達するチャネルを１フレーム当たりＵ個（ここで
は６個）集めたものを回線運用単位とし、該回線運用単
位のＭ個分を時分割多重伝送するハイウェイを７組（こ
こでは６組）、用意してなるハイウェイ群を入力ハイウ
ェイ群とし、多重度Ｖ−ＭのハイウェイをＵ組、用意し
てなるハイウェイ群を出力ハイウェイ群とし、前記入力
ハイウェイ群において各回線運用単位を構成する各Ｕ個
のチャネルが、前記出力ハイウェイ群において、相異な
るハイウェイ上の同一時間位置を占めて並列伝送される
ように、前記各Ｕ個のチャネルの時間位置・空間位置の
入れ換えを行って出力するようにした回線運用車位置並
列変換回路と云うことになる。

また、下りＨＧＳＰ８とは、多重度■・Ｍのハイウェイ
をＵ組、用意してなるハイウェイ群を入力ハイウェイ群
とし、前記回線運用単位のＭ個分を時分割多重伝送する
ハイウェイを７組、用意してなるハイウェイ群を出力ハ
イウェイ群とし、前記入力ハイウエイ群において並列に
伝送されてきた各Ｕ個のチャネルが、前記出力ハイウェ
イ群において、回線運用単位を構成するＵ個のチャネル
として伝送されるように、並列に伝送されてきた前記各
Ｕ個のチャネルについて、前記上りＨＧＳＰにおけるの
とは逆の時間位置・空間位置の入れ換えを行って出力す
るようにした回線運用単位並直列変換回路と、云うこと
になる。

ここで第１図を改めて参照すると、同図に示す実施例は
、従来の時分割通話路において、直並列変換回路１と上
りＴスイッチモジュール２との間に上りｆ（ＧＳＰを、
また下りＴスイッチモジュール４と並直列変換回路５と
の間に下りＨＧＳＰを、それぞれ挿入したものに相当す
ることが分かる。

ここにおいて、上り・下り各Ｔスイッチモジュール群２
，４、Ｓスイッチ３の動作は従来と同一で、１チヤネル
を使用する呼（いわゆる基本呼）に対しては各回線の収
容位置が異なる他は従来の時分割通話路と等価な時分割
通話路として動作し、Ｎ個のチャネルを使用する多元呼
（いわゆるＮ倍呼）に対しては、該Ｎ倍呼の使用するチ
ャネルが収容されるタイムスロットに対応する上り下り
各Ｎ個のＴスイッチモジュールのアドレスをＮ倍の語長
をもつ仮想的なひとつのＴスイッチモジュールのひとつ
のアドレスとし、該タイムスロットにおける該Ｎ個の上
りＴスイッチモジュールと該Ｎ個の下りＴスイッチモジ
ュール間のＮ個のＳスイッチ叉点をＮ倍の語長と１　／
Ｎ”の格子サイズをもつ仮想的なＳスイッチのひとつの
叉点として動作する。

この様にすれば、Ｎ倍呼に対してもＴスイッチの実効的
な多重度が一定となる時分割通話路が実現する。

第２図は本発明の他の実施例を示す説明図である。同図
に示す実施例は、第６図と対比すれば明らかなように、
従来の時分割通話路の直並列変換回路１の外側に上りＨ
ＧＳＰ７を、また並直列変換回路５の外側に下りＨＧＳ
Ｐ８を、それぞれ付加したものに相当する。

本実施例の回路動作は上述した第１図の実施例のそれと
同じであるから繰り返さない。

第３図は本発明の更に別の実施例を示す説明図である。

同図に示す実施例は、それぞれＭ個の回線運用単位を時
分割多重伝送する７組のハイウェイが集中配置フレーム
フォーマット（各回線運用単位を構成するＵ個のチャネ
ルが間隔を置かずに連続して配置されたフレームフォー
マット）をとる場合の実施例であって、ＨＧＳＰを独立
した回路とせずに、直並列変換回路を、従来の時分割通
話路に使用されている様な直並列変換回路の語長（チャ
ネル数）をＵ倍にし、収容ハイウェイ数をＶ倍にしたも
のと置き換えることで、ＨＧＳＰと直並列変換回路を兼
ねた回路としたものである。

第３図において、ＩＡがかかる（Ｕ×８ビット）の語長
の直並列変換回路（上りＨＧＳＰと兼用）であり、５Ａ
が同様に（Ｕ×８ビット）の語長の並直列変換回路（下
りＨＧＳＰと兼用）である。

回路動作は先の実施例のそれと同じである。

第４図は、第２図におけるＨＧＳＰの具体例を示す回路
図である。すなわち、第２図に示した実施例は、Ｍ個の
回線運用単位（ＨＧ）を時分割多重伝送するハイウェイ
の７組が周期配置フレームフォーマット（各回線運用単
位を構成するＵ個のチャネルが等時間間隔で配列されて
いるフレームフォーマット）をとる場合の実施例である
が、その場合において、前記上り（下り）ＨＧＳＰとし
て、Ｖ　（Ｕ）組の人力ハイウェイ＃１、＃２）・・・
＃■に対しく　１　／Ｖ）フレームずつの位相差を与え
る第一の位相調整回路と、該位相調整回路の出力に対し
Ｕ個のチャネルに関する空間展開（直列化）、ｖ組のハ
イウェイに関する多重化（分離）を同時に行う■・Ｕ　
（Ｕ・■）個の叉点をもつ多重空間分割スイッチと、該
多重空間分割スイッチの出力に対し各回線運用単位を構
成するＵ個のチャネルの位相を統一する第二の位相調整
回路と、からなるものを用いるわけである。

第４憫において、ＥＳは位相調整用の遅延回路としての
エラスティックストアメモリ　（一時記憶回路）であり
、Ｍ個のかかるＥＳにより前述の第１の位相調整回路を
、またＵ個のかかるＥＳにより前述の第２の位相調整回
路を構成している。１０１〜（１００＋Ｖ）、２０１〜
（２００＋Ｕ）。

３０１〜（３００＋Ｕ）はそれぞれハイウェイ、１１〜
Ｕ■はそれぞれ叉点を示す。

第４Ａ図は、叉点１１を例にとって、その構成を示した
回路図である。同図において、制御入力の有無によりＡ
ＮＤ回路が開閉して、横方向のハイウェイと縦方向のハ
イウェイの接、断がなされることが分かるであろう。

第５図は第４図の回路における各部信号のタイムチャー
トである。第５図において、Ａ、　ＮＦ。

は、それぞれ（１／６）フレーム分のビット列であり、
Ｈは叉点を閉じた状態、Ｌは開いた状態を示している。

第４図、第５図を併せ参照すれば明らかなように、例え
は、＃１の入力ハイウェイ１０１上のエラスティックス
トアメモリ　（ＥＳ＃１）出力のフレーム先頭時刻を基
準とし空間展開・多重化による遅延を無視したとき、＃
１の入力ハイウェイの１フレームの信号のはじめの（１
／Ｕ）は（Ｕ−１）／Ｕフレームの遅延で＃１の出力ハ
イウェイ２０１に、次の（１／Ｕ）は、（Ｕ−２）／Ｕ
フレームの遅延で＃２の出力ハイウェイ２０２に、以下
、同様に（１／Ｕ）フレームずつ遅延を減じ同位相とな
ってＵ組の出力ハイウェイに並列に送出される。＃２以
下の入力ハイウェイについても同様であるが、入力ハイ
ウェイの各信号は、入力ハイウェイ上のエラスティック
ストアメモリＥＳの出力位相が（１／Ｖ）フレームずつ
ずれており、その分だけ出力の位相もずれ、互いに重複
しない出力タイミングとなる様に多重化され送出される
。

下りＨＧＳＰ部分はＵとＶが入れ替わった他は上りＨＧ
ＳＰと同じ動作で分離・直列化を行う。

この様にすれば、ハイウェイが周期配置フレームフォー
マットをとる場合にもシフトレジスタ長の制限による制
約を受けることなしにピント幅可変多元速度通話路が実
現できる。

〔発明の効果〕

本発明によるビット幅可変多元速度通話路は、多元呼の
交換において実効的な多重度が低下し通話路使用能率が
低下するという従来の時分割通話路の欠点を除き、しか
も多様な情報伝達速度を持つ呼を扱う通話路いわゆる多
元速度通話路の経済的な実現に有効である。さらに第２
図、第３図に示した実施例としてのビット幅可変多元速
度通話路は、それぞれハイウェイのフレームフォーマッ
トが、周期配置、集中配置のとき、ハードウェア量、遅
延量の増大を必要最小限としてビット幅可変多元速度通
話路を実現するのに有効である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す説明図、第２図、第３
図はそれぞれ本発明の多の実施例を示す説明図、第４図
、は第２図におけるＨＣ，Ｓ　Ｐの具体例を示す回路図
、第４Ａ図は第４図における叉点の構成例を示す回路図
、第５図は第４図の回路における各部信号のタイムチャ
ート、第６図は時分割通話路の従来例を示す説明図、で
ある。 符号の説明 １・・・直並列変換多重化回路（直並列変換回路Ｓ／Ｐ
）　、２・・・上りＴスイッチモジュール、３・・・Ｓ
スイッチ、４・・・下りＴスイッチモジュール、５・・
・並直列変換分離回路（並直列変換回路Ｐ／Ｓ）、７・
・・上りＨＧＳＰ、８・・・下りＨＣ；ＳＰ、１１〜Ｕ
ｖ−・・叉点、１０１〜（１００＋Ｖ）、２０１〜（２
００＋Ｕ）、３０１〜（３００＋Ｕ）−・・ハイウェイ 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第１図 第２図 第３図 第４Ａ図 第５図 ３０６　　Ｆ６Ｆ２　Ｆ＋ 第６図

Claims (1)

1. 【特許請求の範囲】 １）１語を伝達するチャネルを１フレーム当たりＵ個集
   めたものを回線運用単位とし、該回線運用単位のＭ個分
   を時分割多重伝送するハイウェイをＶ組、用意してなる
   ハイウェイ群を入力ハイウェイ群とし、多重度Ｖ・Ｍの
   ハイウェイをＵ組、用意してなるハイウェイ群を出力ハ
   イウェイ群とし、前記入力ハイウェイ群において各回線
   運用単位を構成する各Ｕ個のチャネルが、前記出力ハイ
   ウェイ群において、相異なるハイウェイ上の同一時間位
   置を占めて並列伝送されるように、前記各Ｕ個のチャネ
   ルの時間位置・空間位置の入れ換えを行って出力するよ
   うにした回線運用単位置並列変換回路（以下、上りＨＧ
   ＳＰという）と、多重度Ｖ・ＭのハイウェイをＵ組、用
   意してなるハイウェイ群を入力ハイウェイ群とし、前記
   回線運用単位のＭ個分を時分割多重伝送するハイウェイ
   をＶ組、用意してなるハイウェイ群を出力ハイウェイ群
   とし、前記入力ハイウェイ群において並列に伝送されて
   きた各Ｕ個のチャネルが、前記出力ハイウェイ群におい
   て、回線運用単位を構成するＵ個のチャネルとして伝送
   されるように、並列に伝送されてきた前記各Ｕ個のチャ
   ネルについて、前記上りＨＧＳＰにおけるのとは逆の時
   間位置・空間位置の入れ換えを行って出力するようにし
   た回線運用単位並直列変換回路（以下、下りＨＧＳＰと
   いう）と、 前記上りＨＧＳＰの出力ハイウェイ群を構成する各ハイ
   ウェイに対して、各々がタイムスロットの入れ換えを行
   うＵ個の時間スイッチモジュールからなる上り時間スイ
   ッチモジュール群と、前記下りＨＧＳＰの入力ハイウェ
   イ群を構成する各ハイウェイに対して、各々がタイムス
   ロットの入れ換えを行うＵ個の時間スイッチモジュール
   からなる下り時間スイッチモジュール群と、前記上り時
   間スイッチモジュール群を構成する各時間スイッチモジ
   ュールの出力ハイウェイと前記下り時間スイッチモジュ
   ール群を構成する各時間スイッチモジュールの入力ハイ
   ウェイとの藺にあって空間スイッチングを行う空間スイ
   ッチと、から成り、 各回線運用単位内の複数チャネルを、ビット幅可変多元
   速度の呼として使用する呼は、該複数チャネルがＨＧＳ
   Ｐを介して半固定的に接続されている複数時間スイッチ
   モジュールを並列に使用して交換接続されるようにした
   ことを特徴とするビット幅可変多元速度通話路。 ２）特許請求の範囲第１項記載のビット幅可変多元速度
   通話路において、前記Ｍ個の回線運用単位を時分割多重
   伝送するハイウェイＶ組が、周期配置のフレームフォー
   マット（各回線運用単位を構成するＵ個のチャネルが等
   時間間隔で配置されるフレームフォーマット）をとる場
   合、前記上り（下り）ＨＧＳＰとして、Ｖ（Ｕ）組の入
   力ハイウェイ＃１、＃２、・・・＃Ｖに対し（１／Ｖ）
   フレームずつの位相差を与える第１の位相調整回路と、
   該位相調整回路の出力に対しＵ個のチャネルに関する空
   間展開（直列化）、Ｖ組のハイウェイに関する多重化（
   分離）を同時に行うＶ・Ｕ（Ｕ・Ｖ）叉点からなる多重
   空間分割スイッチと、該多重空間分割スイッチの出力に
   対し各回線運用単位を構成するＵ個のチャネルの位相を
   統一する第２の位相調整回路と、から成る変換回路を用
   いるようにしたことを特徴とするビット幅可変多元速度
   通話路。 ３）特許請求の範囲第１項記載のビット幅可変多元速度
   通話路において、前記Ｍ個の回線運用単位を時分割多重
   伝送するハイウェイＶ組が、集中配置のフレームフォー
   マット（各回線運用単位を構成するＵ個のチャネルが間
   隔を置かずに連続して配置されるフレームフォーマット
   ）をとる場合、前記上り（下り）ＨＧＳＰとして、所要
   の語長（チャネル数）と所要数の収容ハイウェイ数を持
   つ直並列変換回路（並直列変換回路）を、１語を構成す
   る複数ビットを変換するのに用いる他の直並列変換回路
   （並直列変換回路）と兼用で用いるようにしたことを特
   徴とするビット幅可変多元速度通話路。