JPS62195147A - 樹脂封止半導体装置 - Google Patents
樹脂封止半導体装置Info
- Publication number
- JPS62195147A JPS62195147A JP3515786A JP3515786A JPS62195147A JP S62195147 A JPS62195147 A JP S62195147A JP 3515786 A JP3515786 A JP 3515786A JP 3515786 A JP3515786 A JP 3515786A JP S62195147 A JPS62195147 A JP S62195147A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- holes
- hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 230000008646 thermal stress Effects 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 238000006073 displacement reaction Methods 0.000 claims abstract description 4
- 229920001721 polyimide Polymers 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 239000002952 polymeric resin Substances 0.000 claims description 2
- 229920003002 synthetic resin Polymers 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 230000008642 heat stress Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000001351 cycling effect Effects 0.000 abstract 2
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 21
- 239000009719 polyimide resin Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000004984 aromatic diamines Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 125000006158 tetracarboxylic acid group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Local Oxidation Of Silicon (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は有機絶縁物を眉間膜に使用した多層配線技術に
関し、たとえば半導体装置における電極形成に利用して
有効な技術に関する。
関し、たとえば半導体装置における電極形成に利用して
有効な技術に関する。
半導体チップ（以下ＩＣチップ）の多層配線技術に採用
される層間絶線膜として有機樹脂膜、特にポリイミド系
樹脂膜が注目されていることが。
される層間絶線膜として有機樹脂膜、特にポリイミド系
樹脂膜が注目されていることが。
昭和６０年３月１日社団法人発明協会発行、「発明」、
ｐ７２〜ｐ７８に記載されている。
ｐ７２〜ｐ７８に記載されている。
これらポリイミド系ｍｗｍ’ｖ層間絶縁膜とするＩＣは
、その大半がエポキシ系樹脂により封止された安価な半
導体装置（以下ＩＣと称す。）として市販されている。
、その大半がエポキシ系樹脂により封止された安価な半
導体装置（以下ＩＣと称す。）として市販されている。
このエポキシ系樹脂による樹、＄封止ＩＣは非気密封止
であるため信頼度的にはｌｋれほと高くはない。その保
障のため製造メーカは種々を信頼度試験を行なっている
。
であるため信頼度的にはｌｋれほと高くはない。その保
障のため製造メーカは種々を信頼度試験を行なっている
。
一方、ＩＣチップも大規模化、高付加価値に対応すべく
その内部には極めて多（の半導体素子が形成され、増々
チップ寸法は大きくなっている。
その内部には極めて多（の半導体素子が形成され、増々
チップ寸法は大きくなっている。
ところで現在の半導体デバイスは微細化する一方でチッ
プ寸法は大形化する傾向にある。特にバイポーラ、リニ
アＩＣでは最近、５１１１１乃至６１１のチップサイズ
をとることになる。このようなチップ大型化にしたがっ
て、ＩＣも多機能化し、チップを搭載するパッケージも
多ビン化、大型化している。このような中で樹脂封止型
ＩＣにおけるポリイミド樹脂を用いた多層配線構造にお
いては信頼度試験の内の熱ストレス試験で封止材として
のエポキシ樹脂が熱膨張しチップ周辺部に熱ストレスに
よる大きな熱応力を加えることがわかった。
プ寸法は大形化する傾向にある。特にバイポーラ、リニ
アＩＣでは最近、５１１１１乃至６１１のチップサイズ
をとることになる。このようなチップ大型化にしたがっ
て、ＩＣも多機能化し、チップを搭載するパッケージも
多ビン化、大型化している。このような中で樹脂封止型
ＩＣにおけるポリイミド樹脂を用いた多層配線構造にお
いては信頼度試験の内の熱ストレス試験で封止材として
のエポキシ樹脂が熱膨張しチップ周辺部に熱ストレスに
よる大きな熱応力を加えることがわかった。
この熱応力はチップ中心部に向って発生し、チップ周辺
部のＡ２配線を変形移動させ、チップ周辺部の微細化さ
れた接触面積の少ない電極コンタクト部や配線間の接続
部であるスルーホール部で断線不良が発生することがわ
かった。たとえば微細化されたコンタクト孔やスルーホ
ール孔は配置ｆれ量が４μｍ以上になると断線の発生量
が急増する。この現象はポリイミド系樹脂の膜質がキュ
ア後も柔らかいために発生する。ちなみに無機系の層間
絶縁膜では熱応力で膜にクラックが発生する。
部のＡ２配線を変形移動させ、チップ周辺部の微細化さ
れた接触面積の少ない電極コンタクト部や配線間の接続
部であるスルーホール部で断線不良が発生することがわ
かった。たとえば微細化されたコンタクト孔やスルーホ
ール孔は配置ｆれ量が４μｍ以上になると断線の発生量
が急増する。この現象はポリイミド系樹脂の膜質がキュ
ア後も柔らかいために発生する。ちなみに無機系の層間
絶縁膜では熱応力で膜にクラックが発生する。
本発明は上記した問題を克服するためになされたもので
あり、その目的とするところは、現行プロセスを変更す
ることなく、配線間に生じる断線不良をなりシ、・半導
体装置の信頼性の向上を図ることにある。
あり、その目的とするところは、現行プロセスを変更す
ることなく、配線間に生じる断線不良をなりシ、・半導
体装置の信頼性の向上を図ることにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面からあきらかになろう。
本明細書の記述及び添付図面からあきらかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、半導体基板（チップ）の表面に素子領域を形
成し、この素子領域上に多層の配線をポリイミド系樹脂
からなる層間膜を使用して形成した半導体装置であって
、上記チップの周辺領域には、基板と配線とを接続する
だめの電極孔（コンタクト孔）や上下配線間を接続する
ための層間膜の透孔（スルーホール）を存在させないか
、又は存在させた場合その部分の電極孔や透孔の口径は
他の部分（チップの中央部分）の口径よりも大きく形成
するものである。
成し、この素子領域上に多層の配線をポリイミド系樹脂
からなる層間膜を使用して形成した半導体装置であって
、上記チップの周辺領域には、基板と配線とを接続する
だめの電極孔（コンタクト孔）や上下配線間を接続する
ための層間膜の透孔（スルーホール）を存在させないか
、又は存在させた場合その部分の電極孔や透孔の口径は
他の部分（チップの中央部分）の口径よりも大きく形成
するものである。
上記した手段によれば、温度サイクル試験にょる封止樹
脂の熱応力の最も大きい周辺部では小寸法の電極あるい
は透孔の形成をさけることにより、封止樹脂の熱応力に
よるＡ！配線の移動による配線断線不良をな（し、半導
体装置の信頼性が向上することになり、前記目的を達成
する。
脂の熱応力の最も大きい周辺部では小寸法の電極あるい
は透孔の形成をさけることにより、封止樹脂の熱応力に
よるＡ！配線の移動による配線断線不良をな（し、半導
体装置の信頼性が向上することになり、前記目的を達成
する。
第１図乃至第２図は本発明の一実施例を示すものであっ
て、第１図は一つの半導体チップの全体平面図である。
て、第１図は一つの半導体チップの全体平面図である。
第２図は第１図におけるＯ−Ａ視一部所面図であって、
図中、工はチップ中心部にある一素子、■はチップ周部
にある一素子を示すものである。
図中、工はチップ中心部にある一素子、■はチップ周部
にある一素子を示すものである。
１は半導体基板で、たとえばｐ−型Ｓｉ基板である。２
はｎ＋埋込層、３はエピタキシャル成長ｎ−型８ｉ層、
４はアイソレーション９層である。
はｎ＋埋込層、３はエピタキシャル成長ｎ−型８ｉ層、
４はアイソレーション９層である。
５はコレクタ取出ｎ＋層、６はベース９層、７はエミッ
タｎ＋層であってこれらによりそれぞれにｎｐｎ ）ラ
ンジスタが構成される。８は表面酸化物（Ｓｉｎり膜で
あって厚さは１〜１．５μｍである。９は第１層Ａ１配
線であってＡ！又は５ｉ−Ａ）をスパッタし、パターニ
ングしてなりトランジスタ（Ｉ）（Ｉ）の各領域に電極
穴１３を通してオーミック接触する厚さ２μｍのｌ電極
である。
タｎ＋層であってこれらによりそれぞれにｎｐｎ ）ラ
ンジスタが構成される。８は表面酸化物（Ｓｉｎり膜で
あって厚さは１〜１．５μｍである。９は第１層Ａ１配
線であってＡ！又は５ｉ−Ａ）をスパッタし、パターニ
ングしてなりトランジスタ（Ｉ）（Ｉ）の各領域に電極
穴１３を通してオーミック接触する厚さ２μｍのｌ電極
である。
１０は層間絶縁膜であって、特にポリイミドなどの耐熱
性高分子樹脂を用いたものである。このポリイミド樹脂
はたとえば芳香族ジアミンと芳香族テトラカルボン酸二
無水物とを反応して得られる重合物の被膜を配線基板表
面に形成する場合、ポリイミド樹脂のプレポリマー溶液
等を塗布したのち、溶媒成分を蒸発させ、さらに２００
〜３００”Ｃで熱処理して硬化させることによりたとえ
ば厚さ３．５μｍの被膜を形成する。
性高分子樹脂を用いたものである。このポリイミド樹脂
はたとえば芳香族ジアミンと芳香族テトラカルボン酸二
無水物とを反応して得られる重合物の被膜を配線基板表
面に形成する場合、ポリイミド樹脂のプレポリマー溶液
等を塗布したのち、溶媒成分を蒸発させ、さらに２００
〜３００”Ｃで熱処理して硬化させることによりたとえ
ば厚さ３．５μｍの被膜を形成する。
１１は第２層Ａ１配線でたとえば２μｍの厚さを有し、
一部は層間膜１０の透孔な通じて第１層Ａ１配線に接続
される。この後、ポリイミド系樹脂の様な絶縁膜を選択
形成することにより最終保護膜１５が設げられる。
一部は層間膜１０の透孔な通じて第１層Ａ１配線に接続
される。この後、ポリイミド系樹脂の様な絶縁膜を選択
形成することにより最終保護膜１５が設げられる。
第３図は最終保護膜１５の設けられた半導体チップ１６
が樹脂１７により封止された状態を示している。半導体
チップ１６はリード材のタブ１８に固定されており、最
終保護膜１５から露出するポンディングパッド１９．１
９と、リード材の樹脂１７により封止されたインナーリ
ード部２ｏとが金線等の金属ワイヤ２１により電気的に
接続されている。インナーリード部２ｏに連らなり、樹
脂１７により封止されていないアウターリード部２０を
介してチップ１６への電源供給やチップ１６と外部との
信号入出力が行なわれる。樹脂１７はたとえばエポキシ
系樹脂で構成されている。尚図中のチップ１６は簡単化
のため、素子やアルミニウム配線は図示していない。こ
の樹脂封止半導体装置２３は、内部の半導体チップ１６
に本発明が適用されているため、温度サイクル試験を行
なっても、樹脂１７の熱応力の大きいチップ周辺領域（
Ｉ）にコンタクトホール、スルーホールを設ケナいか、
又は、チップ周辺領域（Ｉ［）コンタクトホール、スル
ーホールの寸法をチップ中心領域ＣＩ）のコンタクト、
スルーホール寸法より太きくし、たとえば封止樹脂１７
の熱応力による配線のズレ量分だけ大きくしであるため
、断線不良は発生しない。よりて半導体装置の信頼度が
向上している。
が樹脂１７により封止された状態を示している。半導体
チップ１６はリード材のタブ１８に固定されており、最
終保護膜１５から露出するポンディングパッド１９．１
９と、リード材の樹脂１７により封止されたインナーリ
ード部２ｏとが金線等の金属ワイヤ２１により電気的に
接続されている。インナーリード部２ｏに連らなり、樹
脂１７により封止されていないアウターリード部２０を
介してチップ１６への電源供給やチップ１６と外部との
信号入出力が行なわれる。樹脂１７はたとえばエポキシ
系樹脂で構成されている。尚図中のチップ１６は簡単化
のため、素子やアルミニウム配線は図示していない。こ
の樹脂封止半導体装置２３は、内部の半導体チップ１６
に本発明が適用されているため、温度サイクル試験を行
なっても、樹脂１７の熱応力の大きいチップ周辺領域（
Ｉ）にコンタクトホール、スルーホールを設ケナいか、
又は、チップ周辺領域（Ｉ［）コンタクトホール、スル
ーホールの寸法をチップ中心領域ＣＩ）のコンタクト、
スルーホール寸法より太きくし、たとえば封止樹脂１７
の熱応力による配線のズレ量分だけ大きくしであるため
、断線不良は発生しない。よりて半導体装置の信頼度が
向上している。
このことはチップ１６寸法りが太き（なった場合にも効
果が得られ、半導体装置の高付加価値化。
果が得られ、半導体装置の高付加価値化。
大規模化が促進できる。
ところで本願出願人らが現在使用しているポリイミド微
細化７μｍ平方スルーホールでは電極孔の径ｄ、−４μ
ｍ、透孔（スルーホール）径ｄ！−７μｍであるが、本
発明では、第１図におけるチップの中心領域Ｉでは上記
数値にしたがうが、チップ周辺領域叫（２Ｘ／Ｌ≧０．
８以上の領域）では、電極孔の径ｄ、−１０μｍ、透孔
の径ｄ、＝１５μｍに形成する。尚、Ｌはチップの一辺
の長さを示し、Ｘはチップ中心からの距離を示す（第４
図参照）。
細化７μｍ平方スルーホールでは電極孔の径ｄ、−４μ
ｍ、透孔（スルーホール）径ｄ！−７μｍであるが、本
発明では、第１図におけるチップの中心領域Ｉでは上記
数値にしたがうが、チップ周辺領域叫（２Ｘ／Ｌ≧０．
８以上の領域）では、電極孔の径ｄ、−１０μｍ、透孔
の径ｄ、＝１５μｍに形成する。尚、Ｌはチップの一辺
の長さを示し、Ｘはチップ中心からの距離を示す（第４
図参照）。
本発明者らはポリイミド樹脂を眉間膜に使用した樹脂封
止半導体チップにおいて熱ストレス強度試験として温度
サイクル試験を行った。その結果によるとチップ周辺の
ＧＮＤ配線及びその近傍では第４図に示すように２Ｘ／
Ｌ≧０．８の範囲すなわち、チップ周辺Ｉ領域でＡ４配
線の横方向ずれが、極めて大きいことが明らかとなった
。このずれは第５図に示すように半導体チップにおいて
生じるストレスσの分布がチップ中心から周辺に至るに
したがって高くなる特性により影響されるものであるこ
とがわかった。
止半導体チップにおいて熱ストレス強度試験として温度
サイクル試験を行った。その結果によるとチップ周辺の
ＧＮＤ配線及びその近傍では第４図に示すように２Ｘ／
Ｌ≧０．８の範囲すなわち、チップ周辺Ｉ領域でＡ４配
線の横方向ずれが、極めて大きいことが明らかとなった
。このずれは第５図に示すように半導体チップにおいて
生じるストレスσの分布がチップ中心から周辺に至るに
したがって高くなる特性により影響されるものであるこ
とがわかった。
したがってこのＡＪ断腺ずれを引き起重周辺領域（Ｉ）
を限定し、この領域での電極孔（コンタクトホール）及
び透孔（スルーホール）を全く設けないか、あるいは設
ける場合はその寸法を少なくとも上記ズレ量を加えた幅
だけ充分にコンタクトホールやスルーホールの寸法を太
き（することにより、前記温度サイクルによる封止樹脂
の熱応力に耐えられる多層配線構造を得ることができる
。
を限定し、この領域での電極孔（コンタクトホール）及
び透孔（スルーホール）を全く設けないか、あるいは設
ける場合はその寸法を少なくとも上記ズレ量を加えた幅
だけ充分にコンタクトホールやスルーホールの寸法を太
き（することにより、前記温度サイクルによる封止樹脂
の熱応力に耐えられる多層配線構造を得ることができる
。
上記した実施例から得られる効果を次に述べる。
（１）封止樹脂による熱応力の大きいチップ周辺領域（
Ｉ）にコンタクトホール、スルーホールヲ設ケないこと
より、この熱応力による第１層配線と半導体領域あるい
は第１層配線と第２層配線等の接続部の断線は防止でき
るという作用で、樹脂封止半導体装置の信頼度が向上す
る。
Ｉ）にコンタクトホール、スルーホールヲ設ケないこと
より、この熱応力による第１層配線と半導体領域あるい
は第１層配線と第２層配線等の接続部の断線は防止でき
るという作用で、樹脂封止半導体装置の信頼度が向上す
る。
（２）封止樹脂による熱応力の大きいチップ周辺領域（
Ｉ）に設けるコンタクトホール、スルーホールの口径（
寸法）を熱応力による配線（第１層、第２層配線）のズ
レ量分だけチップ中心領域（Ｉ）に設けるコンタクトホ
ール、スルーホールの口径（寸法）より太き（すること
により、熱応力による第１層配線と半導体領域あるいは
第１層配線と第２層配線等の接続部の断線は防止できる
という作用で、樹脂封止半導体装置の信頼度を向上でき
る。
Ｉ）に設けるコンタクトホール、スルーホールの口径（
寸法）を熱応力による配線（第１層、第２層配線）のズ
レ量分だけチップ中心領域（Ｉ）に設けるコンタクトホ
ール、スルーホールの口径（寸法）より太き（すること
により、熱応力による第１層配線と半導体領域あるいは
第１層配線と第２層配線等の接続部の断線は防止できる
という作用で、樹脂封止半導体装置の信頼度を向上でき
る。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではな（、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば多層配線が３層又はそれ以上のＡＡ系配線構造
で２層以上の層間膜にポリイミド系樹脂等の有機材料を
使用する場合にも本発明を適用して同様の効果が得られ
ることが期待される。
で２層以上の層間膜にポリイミド系樹脂等の有機材料を
使用する場合にも本発明を適用して同様の効果が得られ
ることが期待される。
本発明はポリイミド系樹脂を用いた半導体製品に適用し
た場合にもとづき効果がある。
た場合にもとづき効果がある。
本発明はバイポーラ・リニアＩＣ以外にＭＯＳメモリ等
のＭＯ８ＩＣ，ＭＯ８ＬＳＩにも同様に適用可能である
。
のＭＯ８ＩＣ，ＭＯ８ＬＳＩにも同様に適用可能である
。
本願において開示された発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。
て得られる効果を簡単に説明すれば下記のとおりである
。
すなわち、封止樹脂による熱応力が、チップ周辺領域に
加わわっても、チップ周辺領域にコンタクトホール、ス
ルーホールを設けないか、あるいはコンタクトホール、
スルーホールを設ける場合はその寸法をチップ中心領域
のコンタクトホール。
加わわっても、チップ周辺領域にコンタクトホール、ス
ルーホールを設けないか、あるいはコンタクトホール、
スルーホールを設ける場合はその寸法をチップ中心領域
のコンタクトホール。
スルーホールの寸法より大きくすることにより、チップ
周辺領域での樹脂の熱応力による配線の断線不良を防止
できる。それゆえ、樹脂封止半導体装置の信頼度向上や
、チップ寸法の大型化による多機能化、高付加価値化が
達成できる。
周辺領域での樹脂の熱応力による配線の断線不良を防止
できる。それゆえ、樹脂封止半導体装置の信頼度向上や
、チップ寸法の大型化による多機能化、高付加価値化が
達成できる。
第１図は本発明の一実施例を示す半導体チップの全体平
面図、 第２図は本発明の一実施例を示し、第１図における０−
Ａ視部分断面図、 ｗ！３図は本発明の樹脂封止型半導体装置の断面図、 第４図はＡＪ１３配線のずれ量とチップ位置関係を示す
曲線図、 第５図はチップにおけるストレス分布を斜視曲線図で示
すものである。 ９・・・第１層Ａ１配線、１０・・・層間膜（ポリイミ
ド系樹脂）、１１・・・第２層Ａ、、ｅ配線、１３・・
・コンタクトホール（電極孔）、１４・・・スルーホー
ル（透孔）。 第 １ 図 第 ２ 図 第 ３ 図
面図、 第２図は本発明の一実施例を示し、第１図における０−
Ａ視部分断面図、 ｗ！３図は本発明の樹脂封止型半導体装置の断面図、 第４図はＡＪ１３配線のずれ量とチップ位置関係を示す
曲線図、 第５図はチップにおけるストレス分布を斜視曲線図で示
すものである。 ９・・・第１層Ａ１配線、１０・・・層間膜（ポリイミ
ド系樹脂）、１１・・・第２層Ａ、、ｅ配線、１３・・
・コンタクトホール（電極孔）、１４・・・スルーホー
ル（透孔）。 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基板の一主表面に素子領域を有し、この素子
領域上に多層の配線が絶縁物からなる層間膜を介して設
けられ、上記半導体基板の周辺領域では半導体基板と配
線とを接続するための電極孔及び上下配線間を接続する
ための層間膜の透孔を存在させないか、または及び周辺
領域上に上記電極孔及び透孔を存在させる場合はその部
分の電極孔及び透孔の口径は中心領域における電極孔及
び透孔の口径よりも大きく形成されることを特徴とする
樹脂封止半導体装置。 ２、上記絶縁物はポリイミド系高分子樹脂からなる特許
請求の範囲第１項に記載の樹脂封止半導体装置。 ３、半導体基板周辺領域上の電極孔及び透孔の寸法は半
導体基板の中心領域におけるそれよりも少なくとも封止
樹脂の熱応力による配線のズレ量分だけ大きくしてある
ことを特徴とする特許請求の範囲第１項に記載の樹脂封
止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3515786A JPS62195147A (ja) | 1986-02-21 | 1986-02-21 | 樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3515786A JPS62195147A (ja) | 1986-02-21 | 1986-02-21 | 樹脂封止半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195147A true JPS62195147A (ja) | 1987-08-27 |
Family
ID=12434048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3515786A Pending JPS62195147A (ja) | 1986-02-21 | 1986-02-21 | 樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764363B1 (ko) | 2005-04-28 | 2007-10-08 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
1986
- 1986-02-21 JP JP3515786A patent/JPS62195147A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100764363B1 (ko) | 2005-04-28 | 2007-10-08 | 산요덴키가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| US3778685A (en) | Integrated circuit package with lead structure and method of preparing the same | |
| JP2830903B2 (ja) | 半導体デバイスの製造方法 | |
| US7880297B2 (en) | Semiconductor chip having conductive member for reducing localized voltage drop | |
| CN101866866B (zh) | 半导体集成电路器件及其制造方法 | |
| US7247921B2 (en) | Semiconductor apparatus and method of manufacturing same, and method of detecting defects in semiconductor apparatus | |
| US20170271286A1 (en) | Semiconductor device capable of dispersing stresses | |
| KR930004244B1 (ko) | 하이브리드형 수지밀봉 반도체장치 | |
| JPH1056093A (ja) | 半導体装置およびその半導体装置を組み込んだ電子装置 | |
| JPH10242383A (ja) | 半導体装置 | |
| KR950006970B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPS62195147A (ja) | 樹脂封止半導体装置 | |
| KR100285404B1 (ko) | 반도체 장치 | |
| US20030025190A1 (en) | Tape ball grid array semiconductor chip package having ball land pad isolated from adhesive, a method of manufacturing the same and a multi-chip package | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| TW497232B (en) | Semiconductor device and method of manufacturing the same | |
| US6846697B2 (en) | Integrated circuit packages and the method for making the same | |
| JPS62183134A (ja) | 半導体装置 | |
| JP3500016B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6298633A (ja) | 半導体装置 | |
| JP3639390B2 (ja) | 半導体装置 | |
| JPS62245655A (ja) | 半導体装置 | |
| JPH04318944A (ja) | 樹脂封止型半導体装置 | |
| TW432562B (en) | Stacked chip package device using flip chip technology | |
| JPS63283138A (ja) | 半導体装置 |