JPS62190876A - 電荷転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はイメージセンサや遅延素子に利用することがで
きる電荷転送装置に関するものである。

従来の技術 近年、電荷転送装置はイメージセンサの多画素化に伴な
い高速動作の必要性が高まってきている。

以下、図面を参照しながら、従来の電荷転送装置につい
て説明する。

第３図は従来の電荷転送装置の断面構造を示すものであ
る。第３図において、１はｐ型基板、２はｎ層、３はｐ
層、４はｎ層層、６Ｉｒｉ出力ゲート、６はリセットゲ
ート、７はリセットドレインで正電圧が加わっている。

８は転送ゲート、φ、φは転送パルス印加端子である。

９は出力アンプ、１０は出力端子である。１１は配線抵
抗とドライバーの内部抵抗である。

第４図は転送パルス波形と出力信号波形を示すものであ
る。第４図において、φ、φは転送パルス波形、φａは
パルス波形を配線抵抗を通した後をモニターした波形で
ある。φＲ８はリセットゲート６に印加されるパルス波
形ＳｉｇＦｉ出力端子１゜よシ出力される信号波形であ
る。

第６図は各ゲート下のボテンシャル図を示すものである
。第６図においてＱＳｉｇは信号電荷である。

以上のように構成された電荷転送装置について、以下そ
の動作を説明する。

まず１＝１１のとき、φはローレベルでφはハイレベル
になっているので、それぞれのゲート下は第４図の１　
＝　１１　のようになり信号電荷は最終ゲート下に蓄積
されている。つぎに１＝１２のときφはハイレベル、φ
はローレベルになり信号電荷は出力される。

発明が解決しようとする問題点 しかしながら、上記のような構成では、転送パルスφは
配線抵抗とゲート電極の容量によりφ′のように積分さ
れた波形になり、出力信号波形Ｓｉｇの立ち下がり時間
１ｆが長くなってしまう、そのため信号ホールド期間ｔ
Ｈが短かくなり、高速化する上で大きな問題となる。

本発明は上記欠点に鑑み、信号立ち下がり時間ｔｆを短
かぐすることのできる電荷転送装置を提供するものであ
る。

問題点を解決するための手段 上記問題点を解決するために、本発明の電荷転送装置は
、信号電荷を転送する転送ゲートヲ有する転送部と読み
出し部とパルス波形整形部と全備えて波形整形部より発
生したパルスを出力ゲート部に隣接した転送ゲートに印
加する構成となっている。

作　　　用 この構成によって、転送パルスの立ち下がり時間を速く
し、出力信号の立ち下がり時間ｔｆヲ短かぐすることが
できる。

実施例 以下、本発明の実施例について、図面を参照しながら説
明する。

第１図は本発明の実施例における電荷転送装置の断面図
を示すものである。

第１図において、１はｐ型基板、２はｎ層、３はｐ層、
４はｎ層層、５は出力ゲート、６はリセットゲート、７
はリセットドレインで正電圧が加わっている、８は転送
ゲート、φとφは転送パルス印加端子、９は出力アンプ
、１０は出力端子である、１１は配線抵抗とドライバー
の内部抵抗である、１２はインバータ回路よりなる波形
整形部であり出力ゲートに隣接する転送ゲートに接続さ
れている。第５図はパルス波形を示すものである。

φ、φは転送パルス波形、φａはパルス波形を配線抵抗
を通した後をモニターした波形、φｂは波形整形を行な
った後のパルス波形である。φＲ３はリセットパルス、
Ｓｉｇは信号出力波形である。

以上のように構成された電荷転送装置について、以下そ
の動作を説明する。まず転送ゲート印加端子に印加され
た転送パルスφはドライバーの内部抵抗および配線抵抗
とゲート容量により積分されφａのような波形となる。

つぎにφａは波形整形部１２を通りφｂのようにｔｆが
短く波形整形され最終転送ゲートへ印加される。

以上のように本実施例によればインバータ回路による波
形整形部を設けることにより信号出力波形の立ち下がり
時間ｔｆ　ｔ−短ぐすることができる。

なお実施例では基板をｐ型にしているｎ型でも同じであ
る。また実施例ではインバータによる波形整形を行なっ
ているが波形整形を行なうものであれば何でもよいこと
はいうまでもない。

発明の効果 以上のように本発明は、波形整形回路を設けることによ
り、転送パルスの立ち下がり時間を速くし、信号出力波
形の立ち下がり時間ｔｆを短かくすることができ、その
実用的効果は犬なるものがある。

【図面の簡単な説明】

第１図は本発明の実施例における電荷転送装置の断面図
、第２図は同各部のパルス波形を示す波形図、第３図は
従来の電荷転送装置の断面図、第４図は同各部のパルス
波形を示す波形図、第５図は同ポテンシャル図である。 １・・・・・・ｐ型基板、２・・・・・・ｎ層、３・・
・・・・ｐ層、４・・・・・・ｎ層層、５・・・・・・
出力ゲート、６・・・・・・リセットゲート、７・・・
・・・リセットドレイン、８・・・・・・転送ゲート、
９・・・・・・出力アンプ、１０・・・・・・出力端子
、１１・・・・・・配線抵抗とドライバーの内部抵抗、
１２・・川・インバータ回路、φ・・・・・・転送パル
ス、φ・・川・転送パルス、φａ・・・・・・配線抵抗
を通った後の転送パルス、φｂ−・・・・・波形整形後
のパルス波形。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名＠　
２　　ｒｇ 第３図

Claims (2)

【特許請求の範囲】
1. （１）要素が信号電荷を転送する転送ゲートを有する転
   送部と、前記転送部より転送された信号電荷を読み出す
   出力部と、前記転送ゲートに印加するパルスを波形整形
   する波形整形部とを備えたことを特徴とする電荷転送装
   置。
2. （２）波形整形部により整形されたパルスが出力部に隣
   接した転送ゲートに印加されることを特徴とする特許請
   求の範囲第１項記載の電荷転送装置。