JP2570855B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JP2570855B2 JP2570855B2 JP1085982A JP8598289A JP2570855B2 JP 2570855 B2 JP2570855 B2 JP 2570855B2 JP 1085982 A JP1085982 A JP 1085982A JP 8598289 A JP8598289 A JP 8598289A JP 2570855 B2 JP2570855 B2 JP 2570855B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- potential
- gate
- electrodes
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は電荷結合素子に係わり、特にバルク型電荷
結合素子の素子構造に関するものである。
結合素子の素子構造に関するものである。
第４図は従来のバルク型電荷結合素子の一例を示す断
面図である。同図において、Ｐ型半導体基板１上に信号
電荷の転送をバルク中で行なうためのN-型不純物層２を
設け、各繰り返し電荷蓄積ゲート4,4a,5下の一部に信号
電荷の転送方向に一様性をもたせるためのバリヤー層３
を形成する。各繰り返し電荷蓄積ゲート4,4a,5は、１つ
おきに駆動パルスφ1,φ２にそれぞれ接続され、信号電
荷は最後に電荷検出領域６に転送され信号として検出さ
れる。
面図である。同図において、Ｐ型半導体基板１上に信号
電荷の転送をバルク中で行なうためのN-型不純物層２を
設け、各繰り返し電荷蓄積ゲート4,4a,5下の一部に信号
電荷の転送方向に一様性をもたせるためのバリヤー層３
を形成する。各繰り返し電荷蓄積ゲート4,4a,5は、１つ
おきに駆動パルスφ1,φ２にそれぞれ接続され、信号電
荷は最後に電荷検出領域６に転送され信号として検出さ
れる。
次に第５図（ａ）〜（ｄ）を用いて信号電荷の転送方
法を各電極下の電位の井戸を用いて説明する。まず、最
初に駆動パルスφ１が高レベルで駆動パルスφ２が低レ
ベルのとき、駆動パルスφ１が印加される各繰り返し電
荷蓄積ゲート5,5の下の電位の井戸が深くなり、この井
戸に信号電荷Q17,Q28が蓄積されているとすると（第５
図（ａ））、次に駆動パルスφ1,φ２をともに低レベル
にすると、信号電荷は、第４図のN-型不純物層２の濃度
にしたがつて形成される電位の井戸９に蓄積される（第
５図（ｂ））。したがつて電位の井戸９が深いほど信号
電荷を多く蓄積できる。次に駆動パルスφ２を高レベル
にすると、この駆動パルスφ２が印加される各繰り返し
電荷蓄積ゲート4,4aの下の電位の井戸10,11は深くな
り、信号電荷Q1,Q2はそれぞれ電位の井戸10,11に転送さ
れる（第５図（ｃ））。最後に駆動パルスφ２を低レベ
ルにすると、信号電荷Q1のみが信号検出用の電荷検出領
域６（電位の井戸12）にに転送される（第５図
（ｄ））。上述した電位の井戸10に蓄積された信号電荷
Q1を全て電位の井戸12に転送するには、電荷検出領域６
に隣接する出力障壁ゲート14下の電位の井戸13（第５図
（ａ）参照）は、電荷検出領域６の電位の井戸12よりも
浅く、かつ繰り返し電荷蓄積ゲート4aに印加する駆動パ
ルスφ２の電圧を低レベルにしたときには、この繰り返
し電荷蓄積ゲート4aの下に形成される電位の井戸10を、
出力障壁ゲート14の電位の井戸13よりも浅くする必要が
ある。信号電荷量を多くするには、繰り返し電荷蓄積ゲ
ート4aの下の電位の井戸を深くする必要がある。一方、
この繰り返し電荷蓄積ゲート4aの下の電位の井戸を深く
すると、信号電荷を完全に電荷検出領域６に転送するた
めに出力障壁ゲート14および電荷検出領域６の電位の井
戸を繰り返し電荷蓄積ゲート4aの下の電位の井戸よりも
さらに深くする必要がある。このためには電荷検出領域
６に印加する電位VPを高くしなければならない。また、
電荷の検出は、次のようにして行なわれる。すなわち、
電荷検出領域６は、リセツトトランジスタ16がオンした
とき、リセツト電源17の電位VRにリセツトされる。次に
リセツトトランジスタ16がオンし、その後、信号電荷が
電荷検出領域６に転送される。信号電荷の変化にともな
う電荷検出領域６の電位変動はプリアンプ15で増幅され
出力される。電荷検出領域６の電位Ｖ の変動範囲は、 φＧ ＜Ｖ ＜VR ここで、φＧ は出力障壁ゲート14の電位の井戸13,V
Rはリセツト電源17の電位である。
法を各電極下の電位の井戸を用いて説明する。まず、最
初に駆動パルスφ１が高レベルで駆動パルスφ２が低レ
ベルのとき、駆動パルスφ１が印加される各繰り返し電
荷蓄積ゲート5,5の下の電位の井戸が深くなり、この井
戸に信号電荷Q17,Q28が蓄積されているとすると（第５
図（ａ））、次に駆動パルスφ1,φ２をともに低レベル
にすると、信号電荷は、第４図のN-型不純物層２の濃度
にしたがつて形成される電位の井戸９に蓄積される（第
５図（ｂ））。したがつて電位の井戸９が深いほど信号
電荷を多く蓄積できる。次に駆動パルスφ２を高レベル
にすると、この駆動パルスφ２が印加される各繰り返し
電荷蓄積ゲート4,4aの下の電位の井戸10,11は深くな
り、信号電荷Q1,Q2はそれぞれ電位の井戸10,11に転送さ
れる（第５図（ｃ））。最後に駆動パルスφ２を低レベ
ルにすると、信号電荷Q1のみが信号検出用の電荷検出領
域６（電位の井戸12）にに転送される（第５図
（ｄ））。上述した電位の井戸10に蓄積された信号電荷
Q1を全て電位の井戸12に転送するには、電荷検出領域６
に隣接する出力障壁ゲート14下の電位の井戸13（第５図
（ａ）参照）は、電荷検出領域６の電位の井戸12よりも
浅く、かつ繰り返し電荷蓄積ゲート4aに印加する駆動パ
ルスφ２の電圧を低レベルにしたときには、この繰り返
し電荷蓄積ゲート4aの下に形成される電位の井戸10を、
出力障壁ゲート14の電位の井戸13よりも浅くする必要が
ある。信号電荷量を多くするには、繰り返し電荷蓄積ゲ
ート4aの下の電位の井戸を深くする必要がある。一方、
この繰り返し電荷蓄積ゲート4aの下の電位の井戸を深く
すると、信号電荷を完全に電荷検出領域６に転送するた
めに出力障壁ゲート14および電荷検出領域６の電位の井
戸を繰り返し電荷蓄積ゲート4aの下の電位の井戸よりも
さらに深くする必要がある。このためには電荷検出領域
６に印加する電位VPを高くしなければならない。また、
電荷の検出は、次のようにして行なわれる。すなわち、
電荷検出領域６は、リセツトトランジスタ16がオンした
とき、リセツト電源17の電位VRにリセツトされる。次に
リセツトトランジスタ16がオンし、その後、信号電荷が
電荷検出領域６に転送される。信号電荷の変化にともな
う電荷検出領域６の電位変動はプリアンプ15で増幅され
出力される。電荷検出領域６の電位Ｖ の変動範囲は、 φＧ ＜Ｖ ＜VR ここで、φＧ は出力障壁ゲート14の電位の井戸13,V
Rはリセツト電源17の電位である。
したがつて電荷検出領域６の電位Ｖ の許容範囲を大
きくし、電荷検出器の飽和電荷量を大きくするために
は、φＧ を小さくするかもしくはVRを大きくしなけれ
ばならない。ここで、φＧ は小さくしすぎると、信号
電荷を完全に電荷検出領域６に転送できなくなるため、
あまり小さくできない。したがつてＶ の許容変動範囲
を大きくするためにはVRを大きくする必要がある。
きくし、電荷検出器の飽和電荷量を大きくするために
は、φＧ を小さくするかもしくはVRを大きくしなけれ
ばならない。ここで、φＧ は小さくしすぎると、信号
電荷を完全に電荷検出領域６に転送できなくなるため、
あまり小さくできない。したがつてＶ の許容変動範囲
を大きくするためにはVRを大きくする必要がある。
しかしながら、前述した従来の電荷結合素子は、電荷
検出領域６の電位Ｖ の許容変動範囲を大きくするため
にはリセツト電源17の電位VRを大きくする必要があり、
したがつてリセツト電源17と駆動パルス用電源とをそれ
ぞれ別途に設けなければならず、使用上、極めて不都合
を生じるという問題があつた。
検出領域６の電位Ｖ の許容変動範囲を大きくするため
にはリセツト電源17の電位VRを大きくする必要があり、
したがつてリセツト電源17と駆動パルス用電源とをそれ
ぞれ別途に設けなければならず、使用上、極めて不都合
を生じるという問題があつた。
したがつてこの発明は、前述した問題点を解決するた
めになされたものであり、その目的は、低いリセツト電
源電位でも電荷検出領域の電位の許容変動範囲が大き
い、すなわち電荷検出器のダイナミツクレンジの大きい
電荷結合素子を得ることにある。
めになされたものであり、その目的は、低いリセツト電
源電位でも電荷検出領域の電位の許容変動範囲が大き
い、すなわち電荷検出器のダイナミツクレンジの大きい
電荷結合素子を得ることにある。
この発明による電荷結合素子は、電荷検出領域に隣接
する出力障壁ゲートおよびこの出力障壁ゲートに隣接す
る繰り返し電荷蓄積ゲート下の電位の井戸を、繰り返し
電荷蓄積ゲートおよび出力障壁ゲート下における不純物
の濃度を他の複数個の繰り返し電荷蓄積ゲート下におけ
る不純物の濃度よりも低くするか、または、繰り返し電
荷蓄積ゲート下のゲート酸化膜の厚さを他の複数個の繰
り返し電荷蓄積ゲート下におけるゲート酸化膜の厚さよ
りも薄くすることによって他の繰り返し電荷蓄積ゲート
下の電位の井戸よりも浅くしたものである。
する出力障壁ゲートおよびこの出力障壁ゲートに隣接す
る繰り返し電荷蓄積ゲート下の電位の井戸を、繰り返し
電荷蓄積ゲートおよび出力障壁ゲート下における不純物
の濃度を他の複数個の繰り返し電荷蓄積ゲート下におけ
る不純物の濃度よりも低くするか、または、繰り返し電
荷蓄積ゲート下のゲート酸化膜の厚さを他の複数個の繰
り返し電荷蓄積ゲート下におけるゲート酸化膜の厚さよ
りも薄くすることによって他の繰り返し電荷蓄積ゲート
下の電位の井戸よりも浅くしたものである。
この発明においては、出力障壁ゲートに印加する電圧
を低くすることができる。
を低くすることができる。
以下、図面を用いてこの発明の実施例を詳細に説明す
る。
る。
第１図はこの発明による電荷結合素子の一実施例を示
す断面図であり、前述の図と同一部分には同一符号を付
してある。同図において、Ｐ型半導体基板１上には、信
号電荷の転送をバルク中で行なうためのN-型不純物層1
8,19を繰り返し電荷蓄積ゲート4,5下の不純物濃度より
も最終段繰り返し電荷蓄積ゲート4a下の濃度の方が低く
なるように設けられている。
す断面図であり、前述の図と同一部分には同一符号を付
してある。同図において、Ｐ型半導体基板１上には、信
号電荷の転送をバルク中で行なうためのN-型不純物層1
8,19を繰り返し電荷蓄積ゲート4,5下の不純物濃度より
も最終段繰り返し電荷蓄積ゲート4a下の濃度の方が低く
なるように設けられている。
このような構成によると、N--型不純物層19はN-型不
純物層18よりも低濃度であるため、第２図（ａ）〜
（ｄ）に示すように最終段繰り返し電荷蓄積ゲート4a下
の電位の井戸10は、他の繰り返し電荷蓄積ゲート4,5下
の電位11の井戸よりも浅くなる。このため、出力障壁ゲ
ート14に印加すべき電圧も低くすることができ、出力障
壁ゲート14下の電位の井戸13（φＧ ）も低くなり、リ
セツト電源17の電位VRが一定の場合、電荷検出領域６の
電位Ｖ の許容変動範囲が拡大されることになる。
純物層18よりも低濃度であるため、第２図（ａ）〜
（ｄ）に示すように最終段繰り返し電荷蓄積ゲート4a下
の電位の井戸10は、他の繰り返し電荷蓄積ゲート4,5下
の電位11の井戸よりも浅くなる。このため、出力障壁ゲ
ート14に印加すべき電圧も低くすることができ、出力障
壁ゲート14下の電位の井戸13（φＧ ）も低くなり、リ
セツト電源17の電位VRが一定の場合、電荷検出領域６の
電位Ｖ の許容変動範囲が拡大されることになる。
なお、前述した実施例では、電位の井戸の差をつける
ためにN-型不純物濃度を変化させたが、第３図に示すよ
うに最終段繰り返し電荷蓄積ゲート4a下のゲート酸化膜
20の厚さを薄くすることによつても電位の井戸を浅くす
ることができるので、同様の効果が得られる。
ためにN-型不純物濃度を変化させたが、第３図に示すよ
うに最終段繰り返し電荷蓄積ゲート4a下のゲート酸化膜
20の厚さを薄くすることによつても電位の井戸を浅くす
ることができるので、同様の効果が得られる。
以上説明したようにこの発明によれば、最終段繰り返
し電荷蓄積ゲート下の電位の井戸を繰り返し電荷蓄積ゲ
ートおよび出力障壁ゲート下における不純物の濃度を他
の複数個の繰り返し電荷蓄積ゲート下における不純物の
濃度よりも低くするか、または、繰り返し電荷蓄積ゲー
ト下のゲート酸化膜の厚さを他の複数個の繰り返し電荷
蓄積ゲート下におけるゲート酸化膜の厚さよりも薄くす
ることによって他の繰り返し電荷蓄積ゲート下の電位の
井戸よりも浅くしたので、同一のリセツト電源電圧でも
大きなダイナミツクレンジの電荷検出器を有する電荷結
合素子を得ることができるという極めて優れた効果を有
する。
し電荷蓄積ゲート下の電位の井戸を繰り返し電荷蓄積ゲ
ートおよび出力障壁ゲート下における不純物の濃度を他
の複数個の繰り返し電荷蓄積ゲート下における不純物の
濃度よりも低くするか、または、繰り返し電荷蓄積ゲー
ト下のゲート酸化膜の厚さを他の複数個の繰り返し電荷
蓄積ゲート下におけるゲート酸化膜の厚さよりも薄くす
ることによって他の繰り返し電荷蓄積ゲート下の電位の
井戸よりも浅くしたので、同一のリセツト電源電圧でも
大きなダイナミツクレンジの電荷検出器を有する電荷結
合素子を得ることができるという極めて優れた効果を有
する。
第１図はこの発明の一実施例による電荷結合素子の要部
断面図、第２図（ａ）〜（ｄ）は電荷転送を説明する電
位の井戸を示す図、第３図はこの発明の他の実施例によ
る電荷結合素子の要部断面図、第４図は従来の電荷結合
素子を示す要部断面図、第５図（ａ）〜（ｄ）は電荷転
送を説明する電位の井戸を示す図である。 １……Ｐ型半導体基板、３……バリヤー層、4,4a,5……
繰り返し電荷蓄積ゲート、６……電荷検出領域、7,8…
…信号電荷、9,10,11,12,13……各ゲート下の電位の井
戸、14……出力障壁ゲート、15……プリアンプ、16……
リセツトトランジスタ、17……リセツト電源、18……N-
型不純物層、19……N--型不純物層、20……ゲート酸化
膜。
断面図、第２図（ａ）〜（ｄ）は電荷転送を説明する電
位の井戸を示す図、第３図はこの発明の他の実施例によ
る電荷結合素子の要部断面図、第４図は従来の電荷結合
素子を示す要部断面図、第５図（ａ）〜（ｄ）は電荷転
送を説明する電位の井戸を示す図である。 １……Ｐ型半導体基板、３……バリヤー層、4,4a,5……
繰り返し電荷蓄積ゲート、６……電荷検出領域、7,8…
…信号電荷、9,10,11,12,13……各ゲート下の電位の井
戸、14……出力障壁ゲート、15……プリアンプ、16……
リセツトトランジスタ、17……リセツト電源、18……N-
型不純物層、19……N--型不純物層、20……ゲート酸化
膜。
Claims (2)
- 【請求項１】信号電荷の蓄積および転送を行なう複数個
の電極と、前記信号電荷を検出する電荷検出領域と、前
記複数個の電極と前記電荷検出領域との間に隣接して設
けられた出力障壁ゲートとを有する電荷結合素子におい
て、 前記電荷検出領域に隣接する前記電極および前記出力障
壁ゲート下の電位の井戸を、前記電極および前記出力障
壁ゲート下における不純物の濃度を他の複数個の電極下
における不純物の濃度よりも低くすることによって他の
複数個の電極下の電位の井戸よりも浅くしたことを特徴
とする電荷結合素子。 - 【請求項２】信号電荷の蓄積および転送を行なう複数個
の電極と、前記信号電荷を検出する電荷検出領域と、前
記複数個の電極と前記電荷検出領域との間に隣接して設
けられた出力障壁ゲートと、前記電極および前記出力障
壁ゲート下に形成されたゲート酸化膜とを有する電荷結
合素子において、 前記電荷検出領域に隣接する前記電極および前記出力障
壁ゲート下の電位の井戸を、前記電極および前記出力障
壁ゲート下のゲート酸化膜の厚さを他の複数個の電極下
のゲート酸化膜の厚さよりも薄くすることによって他の
複数個の電極下の電位の井戸よりも浅くしたことを特徴
とする電荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085982A JP2570855B2 (ja) | 1989-04-05 | 1989-04-05 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085982A JP2570855B2 (ja) | 1989-04-05 | 1989-04-05 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02264439A JPH02264439A (ja) | 1990-10-29 |
| JP2570855B2 true JP2570855B2 (ja) | 1997-01-16 |
Family
ID=13873908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085982A Expired - Lifetime JP2570855B2 (ja) | 1989-04-05 | 1989-04-05 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570855B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7090575B2 (en) | 2003-11-04 | 2006-08-15 | Denso Corporation | Air passage opening and closing device capable of preventing uncomfortable noise |
| US10174847B2 (en) | 2016-02-26 | 2019-01-08 | Hanon Systems | Saw tooth design for control damper |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04373274A (ja) * | 1991-06-21 | 1992-12-25 | Sony Corp | Ｃｃｄ固体撮像素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60128665A (ja) * | 1983-12-16 | 1985-07-09 | Oki Electric Ind Co Ltd | 電荷移送装置 |
| JPH0738440B2 (ja) * | 1985-09-20 | 1995-04-26 | 三洋電機株式会社 | 電荷結合デバイス |
-
1989
- 1989-04-05 JP JP1085982A patent/JP2570855B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7090575B2 (en) | 2003-11-04 | 2006-08-15 | Denso Corporation | Air passage opening and closing device capable of preventing uncomfortable noise |
| US7520803B2 (en) | 2003-11-04 | 2009-04-21 | Denso Corporation | Air passage opening and closing device capable of preventing uncomfortable noise |
| US10174847B2 (en) | 2016-02-26 | 2019-01-08 | Hanon Systems | Saw tooth design for control damper |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02264439A (ja) | 1990-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63146461A (ja) | 半導体記憶装置 | |
| JP2570855B2 (ja) | 電荷結合素子 | |
| US5892251A (en) | Apparatus for transferring electric charges | |
| JP3259573B2 (ja) | 電荷転送装置及びその駆動方法 | |
| KR100188796B1 (ko) | 고체 촬상 소자 | |
| GB2061650A (en) | Charge transfer device | |
| JP3301176B2 (ja) | 電荷転送装置 | |
| JP2870046B2 (ja) | 電荷結合素子 | |
| JPS62155559A (ja) | 固体撮像装置 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2888266B2 (ja) | 電荷転送装置 | |
| JP3055610B2 (ja) | 電荷転送装置 | |
| JP3006022B2 (ja) | 固体撮像素子 | |
| JPH01196175A (ja) | 電荷結合素子 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JPH079982B2 (ja) | 電荷転送装置 | |
| JPH01251756A (ja) | 電荷結合装置 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JPS61145974A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH02161879A (ja) | 固体撮像装置の駆動方法 | |
| JP2965568B2 (ja) | 電荷検出装置 |