JPS62186596A - Manufacture of ceramic multilayer wiring board - Google Patents
Manufacture of ceramic multilayer wiring boardInfo
- Publication number
- JPS62186596A JPS62186596A JP2954286A JP2954286A JPS62186596A JP S62186596 A JPS62186596 A JP S62186596A JP 2954286 A JP2954286 A JP 2954286A JP 2954286 A JP2954286 A JP 2954286A JP S62186596 A JPS62186596 A JP S62186596A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer wiring
- wiring board
- ceramic multilayer
- ceramic
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 10
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000005422 blasting Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000010949 copper Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000010304 firing Methods 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000012808 vapor phase Substances 0.000 description 5
- 238000001035 drying Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- -1 steatite Chemical compound 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、電子基材として使用されるセラミック多層
配線基板の製法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a ceramic multilayer wiring board used as an electronic base material.
セラミック等の無機系材料からなる多層配線基板を作る
方法として、従来、タングステンあるいはモリブデン−
マンガン等の導体ペーストで焼成前のアルミナグリーン
セラミックシート上に回路を印刷したものを積層し、還
元雰囲気中で一体に焼成する方法、あるいは、焼結した
セラミック基板」−に、Ｉ１ｇ／Ｐｄ、 Ａｇ／Ｐｔ、
Ａｕ等の貴金属微粉末をガラスフリット、有機ビヒク
ルと混合して形成した導体ペーストと、ガラスが主成分
である誘電体ペーストとを交互に印刷、焼成する方法が
一般的である。しかし、これらの方法は、一般に微細配
線の形成が困難であり、特に前者の方法では配線抵抗が
高いため微細配線には適さず、後者の方法では貴金属を
用いているためコストが高くなってしまう。また両方法
ともペーストにガラス質を含むため、はんだ付着性が劣
り、不良品が出やすく、使用時に故障をおこしやすい等
の欠点がある。Traditionally, tungsten or molybdenum was used to make multilayer wiring boards made of inorganic materials such as ceramics.
I1g/Pd, Ag /Pt,
A common method is to alternately print and fire a conductive paste formed by mixing precious metal fine powder such as Au with a glass frit and an organic vehicle, and a dielectric paste whose main component is glass. However, these methods generally have difficulty forming fine wiring, and the former method in particular is not suitable for fine wiring due to high wiring resistance, and the latter method uses precious metals, resulting in high costs. . In addition, both methods have drawbacks such as poor solder adhesion, easy production of defective products, and easy failure during use because the paste contains glass.
この発明は、微細配線が可能で配線抵抗が小さく、かつ
、コストの低いセラミック多層配線基板の製法を提供す
ることを目的としている。An object of the present invention is to provide a method for manufacturing a ceramic multilayer wiring board that allows fine wiring, has low wiring resistance, and is low in cost.
以上の目的を達成するため、この発明は、セラミック基
板の表面に、あらかじめ、メタライジング法によって金
属層を形成したあと、その上に、誘電体ペーストと導体
ベース１−とを交互に印刷。In order to achieve the above object, the present invention forms a metal layer in advance on the surface of a ceramic substrate by a metallizing method, and then prints a dielectric paste and a conductor base 1- alternately thereon.
焼成して絶縁層と導体層とを積層するセラミック多層配
線基板の製法を要旨としている。The gist of this paper is a method for manufacturing a ceramic multilayer wiring board in which an insulating layer and a conductor layer are laminated by firing.
以下に、この発明を、そのプロセスの一実施例をあられ
す第１図に従って、くわしく説明する。The present invention will be described in detail below with reference to FIG. 1, which shows one embodiment of the process.
■ 焼結したセラミック基板を準備する。焼結基板の材
質としては、アルミナ、フォルステライト、ステアタイ
ト、ジルコン、ムライト コージライト、ジルコニア、
ヂタニア等の酸化物系セラミックを主として用いるが、
炭化物系、および、窒化物系セラミックも使用できる。■ Prepare a sintered ceramic substrate. Sintered substrate materials include alumina, forsterite, steatite, zircon, mullite, cordierite, zirconia,
Oxide ceramics such as Titania are mainly used, but
Carbide-based and nitride-based ceramics can also be used.
このようなセラミック基板の表面を、必要に応じてリン
酸を用いて粗化処理する。この処理は、この発明に必ず
しも必要なものではないが、このようにセラミック基板
表面を粗化した七に金属層を形成すれば、いわゆるアン
カー効果によって、セラミック基板と金属層との間の密
着性を向上できるのである。The surface of such a ceramic substrate is roughened using phosphoric acid, if necessary. Although this treatment is not necessarily necessary for the present invention, if the metal layer is formed on the surface of the ceramic substrate that has been roughened in this way, the adhesion between the ceramic substrate and the metal layer will be improved due to the so-called anchor effect. can be improved.
■ 金属層を基板上に形成させる。金属層は、化学めっ
き、蒸着、スパッタリングおよびイオンブレーティング
法の中から選ばれたいずれか１つの方法によって行うこ
とにより、形成される。化学めっきは公知のセンシタイ
ジングーアクチベーション法を用いて、セラミック表面
に金属パラジウムを析出させ、表面を活性化する。つぎ
に、化学銅または化学ニッケルめっき浴に前記セラミッ
ク基板を浸漬し、銅またはニッケルの金属層を形成させ
る。蒸着、スパッタリングあるいはイオンブレーティン
グなどの気相法も通常の方法で金属層を形成させる。ま
た、前記気相法では、セラミック基板との密着力を増す
ため、第１工程でＣｒまたはＴｉの金属層を形成し、そ
の上に第２工程として銅またはニッケルの金属層を形成
させる方法と、４００℃程度に加熱された粗化法のセラ
ミック基板上に第１工程でＣｒまたはＴｉの金属層を形
成し、その上に第２工程として銅またはニッケルの金属
層を形成させる方法とがある。■ Forming a metal layer on the substrate. The metal layer is formed by any one method selected from chemical plating, vapor deposition, sputtering, and ion blasting. Chemical plating uses a known sensitizing-activation method to deposit metal palladium on the ceramic surface to activate the surface. Next, the ceramic substrate is immersed in a chemical copper or nickel plating bath to form a copper or nickel metal layer. Vapor phase methods such as evaporation, sputtering or ion blasting are also common methods for forming metal layers. Furthermore, in the vapor phase method, in order to increase adhesion to the ceramic substrate, a metal layer of Cr or Ti is formed in the first step, and a metal layer of copper or nickel is formed thereon in the second step. There is a method in which a Cr or Ti metal layer is formed in a first step on a roughening ceramic substrate heated to about 400°C, and a copper or nickel metal layer is formed thereon in a second step. .
■ 必要に応じ、電解めっきを行う。前記化学めっきあ
るいは気相法では、１〜数μｍの薄い金属層しか形成で
きないので、必要とする金属層の厚みが厚い場合、前記
化学めっきまたは気相法により金属層を形成させたのち
、この電解めっきによって銅あるいはニッケル層を形成
すればよい。■ Perform electrolytic plating if necessary. The chemical plating or vapor phase method described above can only form a thin metal layer of 1 to several μm, so if the required thickness of the metal layer is thick, the metal layer is formed by the chemical plating or vapor phase method and then this A copper or nickel layer may be formed by electrolytic plating.
■ 必要に応じ、エツチングによる回路形成を行う。化
学めっき、気相法またはその上への電解めっきによって
直ちに必要な回路が形成される場合もあるが、全面めっ
き等の場合は、エツチングによる回路形成を行うのであ
る。回路形成法は、一般に用いられている方法による。■ If necessary, form a circuit by etching. In some cases, the necessary circuit is immediately formed by chemical plating, vapor phase method, or electrolytic plating thereon, but in the case of full-surface plating, the circuit is formed by etching. The circuit formation method is a commonly used method.
この方法によると、従来世の中になかった配線抵抗の小
さい卑金属導体により、線幅、線間隔３０μｍという微
細パターンを形成することが可能となる。According to this method, it is possible to form a fine pattern with a line width and line spacing of 30 μm using a base metal conductor with low wiring resistance, which has not been seen before in the world.
■ 必要に応じ、金属層が形成されたセラミック基板を
加熱処理する。処理温度は２００〜１０００℃の範囲内
であることが好ましく、３５０−・７００℃の範囲内で
あることがより好ましい。処理時間は特に限定されない
が、１〜１０分程度行えばよい。加熱処理は、全面めっ
き終了後に行ってもよいし、エツチングによる回路の形
成後に行ってもかまわない。■ If necessary, heat-treat the ceramic substrate on which the metal layer is formed. The treatment temperature is preferably within the range of 200 to 1000°C, more preferably within the range of 350 to 700°C. Although the treatment time is not particularly limited, it may be performed for about 1 to 10 minutes. The heat treatment may be performed after the entire surface plating is completed, or after the circuit is formed by etching.
■ 回路が形成された前記セラミック基板」二に、誘電
体ペーストを印刷した後、これを乾燥、焼成して、絶縁
層を形成する。誘電体ペーストとじては、ガラス等の微
粉末を有機系ビヒクルと混合してペースト化したもの等
、通常この用途に用いられているものを使用することが
できる。乾燥。(2) After printing a dielectric paste on the ceramic substrate on which a circuit is formed, it is dried and fired to form an insulating layer. As the dielectric paste, those commonly used for this purpose, such as a paste obtained by mixing fine powder of glass or the like with an organic vehicle, can be used. Dry.
焼成の条件は特に限定されないが、たとえば、つぎのよ
うな条件が一般的である。すなわち、スクリーン印刷等
でセラミック基板上に印刷された前記誘電体ペーストを
、５０〜２００℃で乾燥したあと、ガラスフリットがセ
ラミック基板に熔融接合する温度（好ましくは５００〜
１１００℃、より好ましくは６００〜９５０℃の範囲）
で焼成を行えばよいのである。なお焼成時には、メタラ
イジング法によって形成された前記金属層が酸化される
ことを防ぐため、非酸化性雰囲気で焼成を行うことが好
ましい。The firing conditions are not particularly limited, but the following conditions are common, for example. That is, after drying the dielectric paste printed on a ceramic substrate by screen printing or the like at a temperature of 50 to 200°C, the temperature at which the glass frit is melt-bonded to the ceramic substrate (preferably 500 to 200°C) is dried.
1100°C, more preferably in the range of 600-950°C)
All you have to do is fire it. Note that during firing, it is preferable to perform firing in a non-oxidizing atmosphere in order to prevent the metal layer formed by the metallizing method from being oxidized.
■ 絶縁層上に導体ペーストによって所定の回路を印刷
した後、これを乾燥、焼成して、導体層を形成する。導
体ペーストとじては、金属等の微粉末を有機系ビヒクル
と混合し゛ζベースト化したもの等、通常この用途に用
いりれζいるものを使用することができる。乾燥、焼成
の条件は特に限定されないが、たとえば、つぎのよ・う
な条件が一般的である。すなわち、スクリーン印刷等で
絶縁層上に印刷された前記導体ペース！・を、５０〜２
００℃で乾燥したあと、ペースト中のガラスフリットが
前記絶縁層に溶融接合する温度（好ましくは５００〜１
１００℃、より好ましくは（１００〜９５０℃の範囲）
で焼成を行えばよいのである。(2) After printing a predetermined circuit using conductor paste on the insulating layer, this is dried and fired to form a conductor layer. As the conductor paste, those commonly used for this purpose can be used, such as a base made by mixing fine powder of metal or the like with an organic vehicle. Drying and firing conditions are not particularly limited, but the following conditions are common, for example. That is, the conductive paste printed on the insulating layer by screen printing or the like!・50~2
After drying at 00°C, the temperature at which the glass frit in the paste melts and joins the insulating layer (preferably 500 to 1
100°C, more preferably (in the range of 100 to 950°C)
All you have to do is fire it.
なお焼成時には、メタライジング法によって形成された
前記金属層が酸化されることを防ぐため、非酸化性雰囲
気で焼成を行うことが好ましい。Note that during firing, it is preferable to perform firing in a non-oxidizing atmosphere in order to prevent the metal layer formed by the metallizing method from being oxidized.
以上の工程を繰り返して行い、セラミック基板」二に必
要とする数だけの絶縁層と導体層とを交互に形成すれば
、セラミック多層配線基板が得られる。By repeating the above steps and alternately forming the required number of insulating layers and conductive layers on the ceramic substrate 2, a ceramic multilayer wiring board can be obtained.
以上のように、この発明のセラミック多層配線基板の製
法によれば、従来世の中になかった配線抵抗の小さい卑
金属導体を使用することにより、線幅、線間隔３０μｍ
という微細パターンを形成することが可能となり、しか
も、高密度に積層されたセラミック多層配線基板を低コ
ストで得ることが可能となる。As described above, according to the manufacturing method of the ceramic multilayer wiring board of the present invention, by using a base metal conductor with low wiring resistance, which has not been seen before in the world, the line width and line spacing can be reduced to 30 μm.
It becomes possible to form such a fine pattern, and furthermore, it becomes possible to obtain a ceramic multilayer wiring board laminated with high density at a low cost.
つぎに、この発明にかかるセラミック多層配線基板の製
法についての実施例を説明する。Next, an example of a method for manufacturing a ceramic multilayer wiring board according to the present invention will be described.
（実施例１）
焼結セラミック基板として、９６％アルミナ基板を使用
し、リン酸によってその表面を粗化処理したあと、充分
に洗浄して、乾燥させた。乾燥後、アルミナ基板の表面
に、化学めっきによって銅層を形成したあと、さらに、
電解めっきによって金属銅の厚付けをおこない、厚み１
０μｍの金属層を形成した。窒素雰囲気中で７００°Ｃ
の加熱処理をおこなったあと、エツチングを行い、線幅
。(Example 1) A 96% alumina substrate was used as a sintered ceramic substrate, and its surface was roughened with phosphoric acid, thoroughly washed, and dried. After drying, a copper layer is formed on the surface of the alumina substrate by chemical plating, and then
Metal copper is thickened by electrolytic plating to a thickness of 1.
A metal layer of 0 μm was formed. 700°C in nitrogen atmosphere
After heat treatment, etching is performed to improve the line width.
線間隔５０μｍの回路を形成した。この回路の抵抗値を
測定したところ、表面抵抗で１ｍΩ／口であった。この
セラミック基板上に誘電体ペースト（デュポン社製４５
７５）と、導体ペーストであるＣｕペースト（デュポン
社製９１５３）とを交互にスクリーン印刷し、乾燥、焼
成して、セラミ、２り多層配線基板を得た。なお、両ペ
ーストの焼成は、それぞれ、窒素雰囲気中、８５０℃の
条件で行った。A circuit with a line spacing of 50 μm was formed. When the resistance value of this circuit was measured, the surface resistance was 1 mΩ/mouth. Dielectric paste (45 manufactured by DuPont) was applied on this ceramic substrate.
75) and Cu paste (9153 manufactured by DuPont), which is a conductor paste, were alternately screen printed, dried and fired to obtain a ceramic, two-layer multilayer wiring board. Note that both pastes were fired at 850° C. in a nitrogen atmosphere.
得られたセラミック多層配線基板最上部の導体層の密着
力を測定したところ、２．０〜３．０Ｋｇ／ｍｎ２と非
常に高い値を示した。また、前記最上部の導体層の抵抗
値を測定したところ、表面抵抗で２ｍΩ／口であった。When the adhesion of the uppermost conductor layer of the obtained ceramic multilayer wiring board was measured, it showed a very high value of 2.0 to 3.0 Kg/m2. Further, when the resistance value of the uppermost conductor layer was measured, the surface resistance was 2 mΩ/hole.
（実施例２）
金属層である銅層を、電解めっきを行わず、化学めっき
のみで厚み５μｍになるように形成し、セラミック基板
の加熱処理温度を３５０℃、誘電体ペーストとＣｕペー
ストの焼成温度を、それぞれ、８５０℃にした以外は、
実施例１と同様にしてセラミック多層配線基板を得た。(Example 2) A copper layer, which is a metal layer, was formed to a thickness of 5 μm only by chemical plating without electrolytic plating, and the ceramic substrate was heated at a temperature of 350° C., and the dielectric paste and Cu paste were fired. Except that the temperature was set to 850°C,
A ceramic multilayer wiring board was obtained in the same manner as in Example 1.
このとき、金属層の抵抗値を測定したところ、表面抵抗
で１ｍΩ／口であった。また、得られたセラミック多層
配線基板最上部の導体層の密着力を測定したところ、２
．０〜３．０ Ｋｇ／ 龍”と非常に高い値を示し、前
記最上部の導体層の抵抗値を測定したところ、表面抵抗
で２ｍΩ／口であった。At this time, when the resistance value of the metal layer was measured, the surface resistance was 1 mΩ/hole. In addition, when we measured the adhesion strength of the conductor layer on the top of the obtained ceramic multilayer wiring board, we found that it was 2.
．． When the resistance value of the uppermost conductor layer was measured, the surface resistance was 2 mΩ/gate.
（実施例３）
セラミック基板として、９２％アルミナ基板を使用し、
金属層形成後の加熱処理温度を５００℃とした以外は、
実施例１と同様にしてセラミック多層配線基板を得た。(Example 3) A 92% alumina substrate was used as the ceramic substrate,
Except that the heat treatment temperature after metal layer formation was 500°C,
A ceramic multilayer wiring board was obtained in the same manner as in Example 1.
得られたセラミック多層配線基板の金属層および基板最
上部の導体層の抵抗値、ならびに、基板最上部の導体層
の密着力を測定したところ、実施例１とほぼ同様の結果
が得られた。When the resistance values of the metal layer and the conductor layer at the top of the board and the adhesion of the conductor layer at the top of the board of the obtained ceramic multilayer wiring board were measured, almost the same results as in Example 1 were obtained.
（実施例４）
セラミック基板として、９２％アルミナ基板を使用し、
Ｃｕペーストの焼成温度を９００℃とした以外は、実施
例１と同様にしてセラミック多層配線基板を得た。得ら
れたセラミック多層配線基板の金属層および基板最上部
の導体層の抵抗値、ならびに、基板最上部の導体層の密
着力を測定したところ、実施例１とほぼ同様の結果が得
られた。(Example 4) A 92% alumina substrate was used as the ceramic substrate,
A ceramic multilayer wiring board was obtained in the same manner as in Example 1, except that the firing temperature of the Cu paste was 900°C. When the resistance values of the metal layer and the conductor layer at the top of the board and the adhesion of the conductor layer at the top of the board of the obtained ceramic multilayer wiring board were measured, almost the same results as in Example 1 were obtained.
（実施例５）
セラミック基板として、９９％アルミナ基板を使用し、
金属層形成後の加熱処理温度を３５０℃とした以外は、
実施例１と同様にしてセラミック多層配線基板を得た。(Example 5) A 99% alumina substrate was used as the ceramic substrate,
Except that the heat treatment temperature after metal layer formation was 350°C,
A ceramic multilayer wiring board was obtained in the same manner as in Example 1.
得られたセラミック多層配線基板の金属層および基板最
上部の導体層の抵抗値、ならびに、基板最上部の導体層
の密着力を測定したところ、実施例１とほぼ同様の結果
が得られた。When the resistance values of the metal layer and the conductor layer at the top of the board and the adhesion of the conductor layer at the top of the board of the obtained ceramic multilayer wiring board were measured, almost the same results as in Example 1 were obtained.
この発明のセラミック多層配線基板の製法は、以上のよ
うに構成されており、メタライジング法によって、従来
世の中になかった配線抵抗の小さい卑金属導体を線幅、
線間隔３０μｍという微細パターンに形成することが可
能となり、しかも、高密度に積層されたセラミック多層
配線基板を低コストで得ることが可能となる。The method for manufacturing the ceramic multilayer wiring board of the present invention is constructed as described above, and uses a metallizing method to produce base metal conductors with low wiring resistance, which have not been seen before in the world, with line width and
It becomes possible to form a fine pattern with a line spacing of 30 μm, and moreover, it becomes possible to obtain a ceramic multilayer wiring board laminated with high density at a low cost.
第１図はこの発明にかかるセラミック多層配線基板の製
法のプロセスの一例をあられすブロック図である。FIG. 1 is a block diagram showing an example of the process for manufacturing a ceramic multilayer wiring board according to the present invention.
Claims (6)
ジング法によって金属層を形成したあと、その上に、誘
電体ペーストと導体ペーストとを交互に印刷、焼成して
絶縁層と導体層とを積層するセラミック多層配線基板の
製法。(1) After forming a metal layer in advance on the surface of a ceramic substrate by a metallizing method, dielectric paste and conductor paste are alternately printed and fired to laminate an insulating layer and a conductor layer thereon. Manufacturing method for ceramic multilayer wiring boards.
リングおよびイオンブレーティングからなる群の中から
選ばれた１つの方法である特許請求の範囲第１項記載の
セラミック多層配線基板の製法。(2) The method for manufacturing a ceramic multilayer wiring board according to claim 1, wherein the metallizing method is one method selected from the group consisting of chemical plating, vapor deposition, sputtering, and ion blasting.
リングおよびイオンブレーティングからなる群の中から
選ばれた１つを行ったのち、電解めっきを行う方法であ
る特許請求の範囲第１項記載のセラミック多層配線基板
の製法。(3) The ceramic according to claim 1, wherein the metallizing method is one selected from the group consisting of chemical plating, vapor deposition, sputtering, and ion blating, followed by electrolytic plating. Manufacturing method for multilayer wiring boards.
表面をリン酸を用いて粗化しておく特許請求の範囲第１
項から第３項までのいずれかに記載のセラミック多層配
線基板の製法。(4) Before performing the metallizing method, the surface of the ceramic substrate is roughened using phosphoric acid.
A method for manufacturing a ceramic multilayer wiring board according to any one of Items 1 to 3.
熱処理を行う特許請求の範囲第１項から第４項までのい
ずれかに記載のセラミック多層配線基板の製法。(5) The method for manufacturing a ceramic multilayer wiring board according to any one of claims 1 to 4, wherein after forming the metal layer, heat treatment is performed at 200 to 1000°C.
１項から第５項までのいずれかに記載のセラミック多層
配線基板の製法。(6) The method for manufacturing a ceramic multilayer wiring board according to any one of claims 1 to 5, wherein the metal layer is a fine wiring circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2954286A JPS62186596A (en) | 1986-02-12 | 1986-02-12 | Manufacture of ceramic multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2954286A JPS62186596A (en) | 1986-02-12 | 1986-02-12 | Manufacture of ceramic multilayer wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62186596A true JPS62186596A (en) | 1987-08-14 |
Family
ID=12279002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2954286A Pending JPS62186596A (en) | 1986-02-12 | 1986-02-12 | Manufacture of ceramic multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186596A (en) |
-
1986
- 1986-02-12 JP JP2954286A patent/JPS62186596A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003152B1 (en) | Method for forming capacitive circuit on circuit board | |
| JPS62186596A (en) | Manufacture of ceramic multilayer wiring board | |
| JPS62193102A (en) | Manufacture of ceramic wiring board | |
| JPH11224984A (en) | Production of ceramic multilayered substrate | |
| JPS61185995A (en) | Making of circuit board with resistor | |
| JPS61140195A (en) | Making of ceramic wiring board | |
| JPS6373593A (en) | Manufacture of ceramic multilayer interconnection board | |
| JPS63257107A (en) | Metallizing composition | |
| JPS61151081A (en) | Manufacture of ceramic wire distribution substrate | |
| JPS6029240B2 (en) | Ceramic circuit board manufacturing method | |
| JP2931910B2 (en) | Circuit board | |
| JPS6346595B2 (en) | ||
| JPH1098244A (en) | Thick-film circuit board and its manufacture | |
| JPH0680880B2 (en) | Manufacturing method of ceramic circuit board with resistor | |
| JPS61151080A (en) | Manufacture of ceramic wire distribution substrate | |
| JPH03109793A (en) | Manufacture of wiring circuit board with resistor | |
| JPS61270890A (en) | Making of ceramic wiring board | |
| JPS61159792A (en) | Making ceramic wiring circuit board | |
| JPS62252995A (en) | Multilayer device and manufacture of the same | |
| JP2000022029A (en) | Wiring board | |
| JP2760542B2 (en) | Manufacturing method of ceramic circuit board | |
| JPS61121389A (en) | Ceramic wiring board | |
| JPS58186996A (en) | Method of producing multilayer circuit board | |
| JPS63186492A (en) | Manufacture of circuit board | |
| JPS63186495A (en) | Manufacture of circuit board |