JPS61159792A - Making ceramic wiring circuit board - Google Patents

Making ceramic wiring circuit board

Info

Publication number
JPS61159792A
JPS61159792A JP72585A JP72585A JPS61159792A JP S61159792 A JPS61159792 A JP S61159792A JP 72585 A JP72585 A JP 72585A JP 72585 A JP72585 A JP 72585A JP S61159792 A JPS61159792 A JP S61159792A
Authority
JP
Japan
Prior art keywords
ceramic
ceramic wiring
phosphoric acid
ceramic substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP72585A
Other languages
Japanese (ja)
Other versions
JPH0533555B2 (en
Inventor
昇 山口
悟 小川
吉澤 出
進 梶田
脇 清隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP72585A priority Critical patent/JPS61159792A/en
Publication of JPS61159792A publication Critical patent/JPS61159792A/en
Publication of JPH0533555B2 publication Critical patent/JPH0533555B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、電子基材として使用されるセラミック配線
基板の製法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a ceramic wiring board used as an electronic base material.

〔背景技術〕[Background technology]

セラミック等の無機系配線基板からなる回路板を作る方
法として、従来、タングステンスラリーで焼成前のアル
ミナグリーンセ・ラミックシート上に回路を描き、還元
雰囲気中で一体に焼成する方法、あるいは、Ag/Pd
、Ag/P t、Au。
Conventional methods for making circuit boards made of inorganic wiring boards such as ceramics include drawing circuits on alumina green ceramic sheets before firing with tungsten slurry and firing them together in a reducing atmosphere; Pd
, Ag/Pt, Au.

Cu等の金属微粉末をガラスフリット、有機系ビヒクル
と混合しペースト化し、セラミック基板上にスクリーン
印刷した後、ガラスフリットがセラミック基板に熔融接
合する温度で焼成し、回路を形成する方法が一般的であ
る。これらの方法は、配線抵抗が大きいので微細配線に
は不向きで、かつ、ファインパターンを形成しにくい、
また、ガラス質を含むため、はんだ付着性が劣り、不良
品が出やすく、使用時に故障をおこしやすい等の欠点が
ある。
A common method is to mix fine metal powder such as Cu with glass frit and an organic vehicle to form a paste, screen print it on a ceramic substrate, and then bake it at a temperature that melts the glass frit to the ceramic substrate to form a circuit. It is. These methods are unsuitable for fine wiring due to high wiring resistance, and are difficult to form fine patterns.
Furthermore, since it contains glass, it has disadvantages such as poor solder adhesion, a tendency to produce defective products, and a tendency to break down during use.

セラミック基板と銅箔とを接着剤を用いて貼着して所定
回路部分にエツチングレジスト被膜を形成する。そして
、所定回路部分以外をエツチング除去したのち、エツチ
ングレジスト被膜を剥離することにより回路を形成する
方法もある。しかしながら、現在、無機系のよい接着剤
がなく、有機系の接着剤は耐熱性、耐薬品性1寸法安定
性等の特性の点で劣るため、この方法は一般に使用され
ていない。
A ceramic substrate and a copper foil are bonded together using an adhesive to form an etching resist film on a predetermined circuit portion. There is also a method of forming a circuit by removing the etching resist film after etching away parts other than the predetermined circuit parts. However, at present, this method is not generally used because there is no good inorganic adhesive and organic adhesives are inferior in properties such as heat resistance, chemical resistance, and one-dimensional stability.

セラミック配線基板の製法としては、この他、蒸着、ス
パッタリング、あるいはイオンプレーティング等のPV
D法により回路を形成する方法がある。PVD法は、上
に述べたような欠点を有してないため、実用性にすぐれ
た方法と言える。しかし、基板と金属層との間に強い密
着力を得ることが困難であるとともに膜厚を厚くするこ
とも非常に困難である。
Other methods for manufacturing ceramic wiring boards include PV deposition, sputtering, and ion plating.
There is a method of forming a circuit using the D method. Since the PVD method does not have the above-mentioned drawbacks, it can be said to be a highly practical method. However, it is difficult to obtain strong adhesion between the substrate and the metal layer, and it is also very difficult to increase the film thickness.

一般に、配線基板において要求される第1の要素として
、基板材料と配線金属との密着力の良いことが挙げられ
る。したがって、PVD法における上記の欠点は、この
方法を実用化する上で重大な問題点であると言える。ガ
ラスエポキシ等の有機系配線基板材料に対しては、この
密着力を上げる手段の一つとして、基板表面を粗化した
後にメタライズし、いわゆるアンカー効果によって物理
的に基板と金属層とを接合するという方法が取られてい
る例があるが、セラミック等の無機系配線基板に対して
は、このように、基板表面を粗化した後にメタライズす
るという方法によって密着力を向上させている実用的な
例はない。すなわち、セラミック基板表面を粗化する方
法としては、従来よりNaOH融液、HF等が考えられ
ているが、均一に、しかも微細に粗化することができな
いからである。
Generally, the first element required for a wiring board is good adhesion between the board material and the wiring metal. Therefore, the above-mentioned drawbacks of the PVD method can be said to be serious problems in putting this method into practical use. For organic wiring board materials such as glass epoxy, one way to increase this adhesion is to roughen the board surface and then metalize it to physically bond the board and metal layer using the so-called anchor effect. However, for inorganic wiring boards such as ceramics, there is a practical method that improves adhesion by roughening the board surface and then metalizing it. There are no examples. That is, although NaOH melt, HF, etc. have been considered as methods for roughening the surface of a ceramic substrate, it is impossible to uniformly and finely roughen the surface.

〔発明の目的〕[Purpose of the invention]

この発明は、このような現状に鑑みてなされたものであ
り、配線抵抗の小さい卑金属導体により、微細パターン
まで形成でき、かつ、セラミックと前記導体との密着が
安定して強固であるセラミック配線基板を提供すること
にある。
The present invention was made in view of the current situation, and provides a ceramic wiring board in which even fine patterns can be formed using base metal conductors with low wiring resistance, and in which the adhesion between the ceramic and the conductor is stable and strong. Our goal is to provide the following.

〔発明の開示〕[Disclosure of the invention]

従来、H3PO4,ホウ砂、v2 o5などの溶液、融
液が、ガラスを含むセラミックの化学的加工法および5
化学的研磨方法として用いられている。発明者らは、こ
の化学的方法のうち、リン酸を用いる方法がセラミック
基板の表面粗化に利用できるのではないかと着想し、種
々実験研究を重ね、通用できるとの見通しを得た。さら
に、基板のクレーンサイズの調整も重要であるとの知見
を得た。そして、ここに、この発明を完成した。
Conventionally, solutions and melts of H3PO4, borax, V2O5, etc. have been used for chemical processing methods of ceramics including glass, and
It is used as a chemical polishing method. Among these chemical methods, the inventors came up with the idea that a method using phosphoric acid could be used to roughen the surface of a ceramic substrate, and after conducting various experimental studies, they found that it could be used. Furthermore, we learned that adjusting the crane size of the board is also important. And here we have completed this invention.

したがって、この発明は、セラミック基板の平均クレー
ンサイズを8μm以下にしておいて、その表面をリン酸
により粗化し、かつ、この粗化表面上にPVDのみによ
る方法、および、PVDを行ったのち電解めっきを施す
方法のうちのいずれか1つの方法により金属層を形成す
ることを特徴とするセラミック配線基板の製法を要旨と
する。
Therefore, the present invention provides a method in which the average crane size of a ceramic substrate is set to 8 μm or less, the surface is roughened with phosphoric acid, and the roughened surface is subjected to only PVD, and after PVD is performed, electrolysis is performed. The gist of the present invention is a method for manufacturing a ceramic wiring board, characterized in that a metal layer is formed by any one of plating methods.

この発明にかかるセラミック配線基板の製造プロセスを
第1図に示す、以下、この図に従って製造プロセスを詳
しく説明する。
The manufacturing process of the ceramic wiring board according to the present invention is shown in FIG. 1, and the manufacturing process will be described in detail below with reference to this figure.

■ 焼結したセラミック基板を準備する。焼結時、基板
のクレーンサイズを8μm以下になるようにコントロー
ルする。基板の材質としては、アルミナ、フォルステラ
イト、ステアタイト、ジルコン、ムライト、コージライ
ト、ジルコニア、チタニア等の酸化物系セラミックを主
として考え、炭化物系、および、窒化物系セラミックも
使用できる。
■ Prepare a sintered ceramic substrate. During sintering, the crane size of the substrate is controlled to be 8 μm or less. As the material of the substrate, oxide-based ceramics such as alumina, forsterite, steatite, zircon, mullite, cordierite, zirconia, and titania are mainly considered, and carbide-based and nitride-based ceramics can also be used.

■ セラミック基板の表面粗化を行う。表面粗化方法に
用いるエツチング剤としては、従来より知られているエ
ツチング剤全てについて実験してみたが、大面積が均一
に粗化できて、かつ、エツチング剤が残っても密着力を
低下させず、こののちに基板上に形成される金属膜に対
しても悪影響を与えないエツチング剤は、オルトリン酸
、ピロリン酸、メタリン酸等のリン酸溶液、あるいは溶
融塩であることが分かり、これを採用した。
■ Roughen the surface of the ceramic substrate. As for the etching agents used in the surface roughening method, we have experimented with all conventionally known etching agents, and found that they can uniformly roughen a large area and do not reduce the adhesion even if the etching agent remains. First, it was found that phosphoric acid solutions such as orthophosphoric acid, pyrophosphoric acid, metaphosphoric acid, etc., or molten salts are etching agents that do not adversely affect the metal film that will be formed on the substrate later. Adopted.

ちなみに、一般に良く知られているHFを90℃にして
エツチングすると、セラミック表面層を粗化することは
可能であるが、HFが残った場合、じわじわとエツチン
グが進行したり、セラミック基板が劣化したり、金属膜
層を腐食したりするうえ、微細で均一な粗面化は不可能
である。
By the way, it is possible to roughen the ceramic surface layer by etching with the well-known HF at 90°C, but if HF remains, etching may progress gradually and the ceramic substrate may deteriorate. In addition to corroding the metal film layer, fine and uniform roughening is impossible.

また、リン酸は、250℃以下の処理温度ではエツチン
グ能力が低く、360℃以上でも分解したり縮合がはげ
しくなるため、やはりエツチング能力が低い。250〜
360℃の処理温度で、1〜30分、好ましくは3〜1
0分処理すると、強度劣化もない表面粗化基板が得られ
る。なお、リン酸による粗化は、浸漬によるものでなく
てもよい。
Further, phosphoric acid has a low etching ability at a processing temperature of 250° C. or lower, and decomposes or condenses rapidly at a processing temperature of 360° C. or higher, so the etching ability is also low. 250~
At a treatment temperature of 360°C, 1 to 30 minutes, preferably 3 to 1
When treated for 0 minutes, a surface-roughened substrate with no deterioration in strength can be obtained. Note that the roughening with phosphoric acid does not need to be done by immersion.

■ 水洗および乾燥を行う。金属膜の密着不良をおこさ
ないように充分水洗および乾燥を行う必要がある。
■ Rinse and dry. It is necessary to thoroughly wash and dry the metal film so as not to cause poor adhesion.

■ PVD法により金属層を形成する。これは、蒸着、
スパッタリング、イオンプレーティング等の一般的に用
いられる方法を用いて銅、ニッケル等の卑金属層を形成
させる。これらの方法では厚膜の金属層を形成させるこ
とが非常に難しい。
■ Form a metal layer by PVD method. This is vapor deposition,
A base metal layer such as copper or nickel is formed using commonly used methods such as sputtering and ion plating. With these methods, it is very difficult to form a thick metal layer.

■ 必要に応じ、電解めっきを行う。電解めつきは、必
要とする金属層の厚みが厚い場合、前記PVD法による
金属層の形成を基板上に施したのち、銅めっき、あるい
は、ニッケルめっき等をして行う。
■ Perform electrolytic plating if necessary. When the required thickness of the metal layer is large, electrolytic plating is performed by forming the metal layer on the substrate by the PVD method and then plating with copper or nickel.

■ 必要に応じ、エツチングによる回路形成を行う。P
VD法またはその上への電解めっきによって直ちに必要
な回路が形成される場合もあるが、全面めっき等の場合
は、エツチングによる回路形成を行うのである。回路形
成法は、一般に用いられている方法による。
■ If necessary, form a circuit by etching. P
In some cases, the necessary circuit is immediately formed by the VD method or electrolytic plating thereon, but in the case of full-surface plating, the circuit is formed by etching. The circuit formation method is a commonly used method.

この製法によると、配線抵抗の小さい卑金属導体により
、微細パターンを形成することが可能であり、また、金
属層とセラミック基板との密着力も均一で、安定して強
固なセラミック配線基板を作ることができる。
According to this manufacturing method, it is possible to form fine patterns using base metal conductors with low wiring resistance, and the adhesion between the metal layer and the ceramic substrate is uniform, making it possible to create a stable and strong ceramic wiring board. can.

なお、一般市販のセラミック基板の平均クレーンサイズ
は、8〜30μmであるが、焼結コントロールしてクレ
ーンサイズをおさえ、平均クレーンサイズ8μm以下の
ものを作り、それを粗化する。粗化後の表面粗度を測定
すると、Rma x 1〜IOμmと均一に微細粗化で
きた。この発明において、セラミック基板の平均クレー
ンサイズを8μm以下に調整する理由は、ここにある。
The average crane size of commercially available ceramic substrates is 8 to 30 μm, but the crane size is controlled by controlling sintering to produce a ceramic substrate with an average crane size of 8 μm or less, which is then roughened. When the surface roughness after roughening was measured, it was found that the surface roughness was uniformly finely roughened to Rmax 1 to IO μm. This is the reason why the average crane size of the ceramic substrate is adjusted to 8 μm or less in this invention.

クレーンサイズの大きい焼結セラミック基板を用いると
、粗化後の表面粗度も大きい。表面粗度Rm aXは1
0μm以下好ましくは5μm以下にする必要がある。こ
のようなセラミック基板を使用するようにすると、市販
の基板を使用して作ったセラミック配線基板に比べ、セ
ラミック基板と金属層との密着力、金属表面の粗さ、微
細パターンの形成性2歩留り等の点で、すぐれた効果を
得ることができる。たとえば、密着力は平均して1.5
倍になり、バラつきが半分になった。金属層表面の粗さ
も2〜3倍向上させることができた。また、歩留りは2
倍に向上し、微細パターンも線幅、線間30μmまで作
ることが可能となった。
When a sintered ceramic substrate with a large crane size is used, the surface roughness after roughening is also large. Surface roughness Rm aX is 1
It is necessary to make it 0 μm or less, preferably 5 μm or less. Using such a ceramic substrate will improve the adhesion between the ceramic substrate and the metal layer, the roughness of the metal surface, and the ability to form fine patterns. Excellent effects can be obtained in these respects. For example, the adhesion strength is 1.5 on average.
It has doubled and the variation has been halved. The roughness of the metal layer surface could also be improved by 2 to 3 times. Also, the yield is 2
This has doubled, making it possible to create fine patterns with line widths and line spacings of up to 30 μm.

この特性向上の原因について、以下に説明する。セラミ
ック基板を粗面化する場合、エツチング剤は、グレイン
バンダリー(grain boundary粒界)を攻
撃し、基板をエツチングしていく。焼結セラミック基板
の平均クレーンサイズを小さくすれば、単位面積当たり
の穴の数は増加し、浅くても理想的なくぼみの穴を明け
ることができる。このため、アンカー効果が向上し、金
属層とセラミック基板の密着力が向上するのである。
The cause of this improvement in characteristics will be explained below. When roughening a ceramic substrate, the etching agent attacks grain boundaries and etches the substrate. If the average crane size of the sintered ceramic substrate is reduced, the number of holes per unit area increases, and even shallow holes can be drilled with ideal recesses. Therefore, the anchor effect is improved and the adhesion between the metal layer and the ceramic substrate is improved.

なお、焼結体におけるクレーンサイズ(多結晶体粒子の
大きさ)の測定は、電子顕微鏡写真により行う。
Note that the crane size (size of polycrystalline particles) of the sintered body is measured using an electron micrograph.

以下に、この発明にかかる実施例を説明する。Examples according to the present invention will be described below.

(実施例1) アルミナ、ステアタイト、ジルコニア、ムライト等で、
厚み1.0〜2.0im、クレーンサイズ1〜8μmに
コントロールした焼結セラミック基板を試作した。この
基板を、250〜360℃に加熱したリン酸に1〜30
分間浸漬し表面粗化をした。粗化後、充分に水洗して乾
燥を行った。この試料に、蒸着、スパッタリング、イオ
ンプレーティング等のPVD法により、銅またはニッケ
ルをメタライズした。つづいて、電解めっきにより銅ま
たはニッケルの金属層を形成して金属層の厚みを35μ
mに調整した。そして、セラミック基板の表面粗度、お
よび、金属層とセラミックの密着強度(90°ピール強
度、L字型引張り強度)を測定した。また、微細パター
ンとしては、線幅、線間30μmまでのものを作ること
ができた。この結果を比較例と併せて第1表に示す。表
中、比較例1〜4は無粗化のセラミック基板、比較例5
゜6は市販のセラミック基板をリン酸粗化したものに、
PVDおよび電解めっきを施したものである(以 下 
余 白) 〔発明の効果〕 この発明にかかるセラミック配線基板の製法は、配線抵
抗の小さい卑金属導体により、微細パターンを形成する
ことが可能であり、また、セラミック基板と金属層との
密着が均一で安定し、かつ、強固なセラミック配線基板
を作ることができる
(Example 1) Alumina, steatite, zirconia, mullite, etc.
A sintered ceramic substrate with a thickness of 1.0 to 2.0 mm and a crane size of 1 to 8 μm was prototyped. This substrate was soaked in phosphoric acid heated to 250 to 360°C for 1 to 30 minutes.
The surface was roughened by soaking it for a minute. After roughening, it was thoroughly washed with water and dried. This sample was metallized with copper or nickel by PVD methods such as vapor deposition, sputtering, and ion plating. Next, a copper or nickel metal layer is formed by electrolytic plating to a thickness of 35 μm.
Adjusted to m. Then, the surface roughness of the ceramic substrate and the adhesion strength between the metal layer and the ceramic (90° peel strength, L-shaped tensile strength) were measured. Further, as for fine patterns, it was possible to create a line width and a line spacing of up to 30 μm. The results are shown in Table 1 together with comparative examples. In the table, Comparative Examples 1 to 4 are non-roughened ceramic substrates, Comparative Example 5
゜6 is a commercially available ceramic substrate roughened with phosphoric acid,
PVD and electrolytic plating (below)
(Margin) [Effects of the Invention] The method for manufacturing a ceramic wiring board according to the present invention makes it possible to form a fine pattern using a base metal conductor with low wiring resistance, and also ensures uniform adhesion between the ceramic board and the metal layer. A stable and strong ceramic wiring board can be made with

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明にかかるセラミック配線基板の製造
プロセスを示すブロック図である。 代理人 弁理士  松 本 武 彦 第1図
FIG. 1 is a block diagram showing the manufacturing process of a ceramic wiring board according to the present invention. Agent Patent Attorney Takehiko Matsumoto Figure 1

Claims (3)

【特許請求の範囲】[Claims] (1)セラミック基板の平均クレーンサイズを8μm以
下にしておいて、その表面をリン酸により粗化し、かつ
、この粗化表面上にPVDのみによる方法、および、P
VDを行つたのち電解めつきを施す方法のうちのいずれ
か1つの方法により金属層を形成することを特徴とする
セラミック配線基板の製法。
(1) A method in which the average crane size of the ceramic substrate is set to 8 μm or less, the surface is roughened with phosphoric acid, and only PVD is applied on the roughened surface, and P
A method for manufacturing a ceramic wiring board, characterized in that a metal layer is formed by any one of the following methods: VD and then electrolytic plating.
(2)PVDが、蒸着、スパッタリングおよびイオンプ
レーティングよりなる群より選ばれた1つの方法である
特許請求の範囲第1項記載のセラミック配線基板の製法
(2) The method for manufacturing a ceramic wiring board according to claim 1, wherein PVD is one method selected from the group consisting of vapor deposition, sputtering, and ion plating.
(3)リン酸が、オルトリン酸、ピロリン酸およびメタ
リン酸からなる群より選ばれた1つのリン酸の溶液およ
び溶融塩のうちいずれかである特許請求の範囲第1項ま
たは第2項記載のセラミック配線基板の製法。
(3) The phosphoric acid according to claim 1 or 2, wherein the phosphoric acid is a solution or a molten salt of one phosphoric acid selected from the group consisting of orthophosphoric acid, pyrophosphoric acid, and metaphosphoric acid. Manufacturing method for ceramic wiring boards.
JP72585A 1985-01-07 1985-01-07 Making ceramic wiring circuit board Granted JPS61159792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP72585A JPS61159792A (en) 1985-01-07 1985-01-07 Making ceramic wiring circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP72585A JPS61159792A (en) 1985-01-07 1985-01-07 Making ceramic wiring circuit board

Publications (2)

Publication Number Publication Date
JPS61159792A true JPS61159792A (en) 1986-07-19
JPH0533555B2 JPH0533555B2 (en) 1993-05-19

Family

ID=11481713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP72585A Granted JPS61159792A (en) 1985-01-07 1985-01-07 Making ceramic wiring circuit board

Country Status (1)

Country Link
JP (1) JPS61159792A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146835A (en) * 2002-10-22 2004-05-20 Osram Opto Semiconductors Gmbh Light source having led and emitter converter, and method for manufacturing the emitter converter
JP2006270120A (en) * 2003-12-19 2006-10-05 Kyocera Corp Light-emitting diode device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146835A (en) * 2002-10-22 2004-05-20 Osram Opto Semiconductors Gmbh Light source having led and emitter converter, and method for manufacturing the emitter converter
JP4621421B2 (en) * 2002-10-22 2011-01-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Light source having LED and luminescence converter, and method of manufacturing luminescence converter
JP2006270120A (en) * 2003-12-19 2006-10-05 Kyocera Corp Light-emitting diode device

Also Published As

Publication number Publication date
JPH0533555B2 (en) 1993-05-19

Similar Documents

Publication Publication Date Title
JPS61159792A (en) Making ceramic wiring circuit board
JPS61140195A (en) Making of ceramic wiring board
JP4154520B2 (en) Wiring board manufacturing method
JPS6347382A (en) Production of nitride ceramic wiring board
JPS61151081A (en) Manufacture of ceramic wire distribution substrate
JPS61270890A (en) Making of ceramic wiring board
JPH05160551A (en) Method of manufacturing electronic part mounting aluminum nitride board
WO2002098193A1 (en) A method for applying thick copper on substrates
JPS61151080A (en) Manufacture of ceramic wire distribution substrate
JPS6335481A (en) Manufacture of ceramic distribution substrate
JP2001024296A (en) Ceramic circuit board
JP2872834B2 (en) Method for manufacturing two-layer flexible printed circuit board
JPS6182493A (en) Manufacture of ceramic circuit board
JP3554195B2 (en) Wiring board
JPH0426560B2 (en)
JPH0891969A (en) Nickel metalizing method for ceramic base material
JPS62172788A (en) Manufacture of ceramics wiring substrate
JP3801334B2 (en) Semiconductor device mounting substrate and manufacturing method thereof
SU710116A1 (en) Method of manufacturing current-conducting pattern of integrated microcircuit
JPS6355185A (en) Metallization of ceramic substrate
JPH0533556B2 (en)
JPS63120496A (en) Method of forming metal layer on surface of ceramic unit
JP4646373B2 (en) Wiring board and manufacturing method thereof
JPS62193102A (en) Manufacture of ceramic wiring board
KR100568510B1 (en) Method of fabricating ltcc substrate