JPH0680880B2 - Manufacturing method of ceramic circuit board with resistor - Google Patents

Manufacturing method of ceramic circuit board with resistor

Info

Publication number
JPH0680880B2
JPH0680880B2 JP63062347A JP6234788A JPH0680880B2 JP H0680880 B2 JPH0680880 B2 JP H0680880B2 JP 63062347 A JP63062347 A JP 63062347A JP 6234788 A JP6234788 A JP 6234788A JP H0680880 B2 JPH0680880 B2 JP H0680880B2
Authority
JP
Japan
Prior art keywords
resistor
layer
ceramic substrate
conductor
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63062347A
Other languages
Japanese (ja)
Other versions
JPH01235291A (en
Inventor
清隆 脇
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63062347A priority Critical patent/JPH0680880B2/en
Publication of JPH01235291A publication Critical patent/JPH01235291A/en
Publication of JPH0680880B2 publication Critical patent/JPH0680880B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製法に関し、
通常の配線用導体回路とともに抵抗体が形成されたセラ
ミック回路板を製造する方法に関するものである。
TECHNICAL FIELD The present invention relates to a method for manufacturing a ceramic circuit board with a resistor,
The present invention relates to a method for manufacturing a ceramic circuit board in which a resistor is formed together with a normal wiring conductor circuit.

〔従来の技術〕[Conventional technology]

抵抗体付セラミック回路板の製法として、従来一般的な
方法は、焼結形成されたセラミック基板上にスクリーン
印刷法等によってAg/Pd等を主成分とする貴金属導体ペ
ーストを印刷形成するとともに、同様のスクリーン印刷
法等によってRuO2を主成分とするフリット入りの抵抗体
ペーストを印刷形成した後、このセラミック基板を酸化
雰囲気中で焼成して、導体回路と抵抗体層とを同時に形
成する方法が採用されている。この製法は、導体回路お
よび抵抗体層をペーストの焼成によって形成するので、
両者間および基板との間の密着性が高いという利点があ
る。
As a method for manufacturing a ceramic circuit board with a resistor, a conventional general method is to print a precious metal conductor paste containing Ag / Pd or the like as a main component on a sintered ceramic substrate by a screen printing method or the like. After printing the frit-containing resistor paste containing RuO 2 as the main component by screen printing, etc., the ceramic substrate is fired in an oxidizing atmosphere to simultaneously form a conductor circuit and a resistor layer. Has been adopted. In this manufacturing method, since the conductor circuit and the resistor layer are formed by firing the paste,
There is an advantage that the adhesion between them and the substrate is high.

しかし、この製法では、貴金属導体を用いるので、コス
トが高くつくとともに、Agによるマイグレーションが発
生したり、配線抵抗が10〜30mΩ/□程度でかなり高い
という欠点があった。
However, in this manufacturing method, since a precious metal conductor is used, the cost is high, and there are drawbacks that migration due to Ag occurs and the wiring resistance is considerably high at about 10 to 30 mΩ / □.

そこで、貴金属導体ペーストの代わりに、卑金属導体ペ
ーストを使用するとともに、卑金属ペーストが酸化しな
いように窒素雰囲気中で焼成する方法も検討されてい
る。この場合には、窒素雰囲気中で焼成可能なLaB6,Sn
O2等を主成分とするフリット入りの抵抗体ペーストを使
用する。
Therefore, a method of using a base metal conductor paste instead of the noble metal conductor paste and firing it in a nitrogen atmosphere so that the base metal paste does not oxidize has been studied. In this case, LaB 6 , Sn that can be fired in a nitrogen atmosphere
A frit resistor paste containing O 2 etc. as the main component is used.

しかい、この製法では、抵抗体ペーストを窒素雰囲気中
で焼成するため、空気中に比べてバインダーの除去が行
い難く、上記の窒素雰囲気用ペースト材料の完成度が低
いこともあって、前記した空気焼成用抵抗体ペーストを
用いる方法に比べると、どうしても性能的に劣るものと
なる。
However, in this manufacturing method, since the resistor paste is fired in a nitrogen atmosphere, it is more difficult to remove the binder than in air, and the above-mentioned nitrogen atmosphere paste material may have a low degree of perfection. Compared to the method using the air-fired resistor paste, the performance is inevitably inferior.

また、いずれの製法でも、導体回路の形成にスクリーン
印刷法を用いているため、100μm以下の微細回路を形
成するのが困難であり、導体ペーストにガラス質を含む
ために、ハンダ付着性が劣り、不良品が出やすく、回路
板の使用時に故障を起こしやすいという問題もある。
In addition, in any of the manufacturing methods, since the screen printing method is used to form the conductor circuit, it is difficult to form a fine circuit of 100 μm or less, and since the conductor paste contains glass, the solder adhesion is poor. However, there are also problems that defective products are likely to be produced and failures are likely to occur when the circuit board is used.

微細配線回路を形成する方法としては、メタライジング
法によって、基板表面にガラス質を含まない導体金属層
を形成し、写真製版技術を利用して、所定の回路パター
ンを有する導体回路を形成する方法も提案されている。
しかし、この方法でも、抵抗体ペーストの焼成工程での
高温による導体金属層の酸化を抑えるためには、不活性
もしくは還元性雰囲気で抵抗体ペーストを焼成しなけれ
ばならず、前記同様の問題が残る。
As a method of forming a fine wiring circuit, a method of forming a conductor metal layer containing no glassy substance on the surface of a substrate by a metallizing method and forming a conductor circuit having a predetermined circuit pattern by using a photoengraving technique. Is also proposed.
However, even in this method, in order to suppress the oxidation of the conductor metal layer due to the high temperature in the firing process of the resistor paste, the resistor paste must be fired in an inert or reducing atmosphere, and the same problem as described above occurs. Remain.

そこで、上記のような問題を解決するものとして、特開
昭61-185995号に開示された方法が提案されている。こ
の製法は、セラミック基板に抵抗体ペーストのみを印刷
焼成して抵抗体層を形成して、この抵抗体層の一部を、
後工程の粗化処理等で侵されないポリイミド等の保護層
で覆った後、10%フッ酸のような強酸を用いて、抵抗体
層の露出部分と基板の表面を同時に粗化し、この粗化さ
れた基板表面および抵抗体の露出部分に、めっき手段で
導体回路を形成するものである。
Therefore, as a method for solving the above problems, the method disclosed in JP-A-61-185995 has been proposed. In this manufacturing method, a resistor layer is formed by printing and firing only a resistor paste on a ceramic substrate, and a part of this resistor layer is
After covering with a protective layer such as polyimide that is not affected by roughening treatment in the subsequent process, the exposed portion of the resistor layer and the surface of the substrate are simultaneously roughened using a strong acid such as 10% hydrofluoric acid. A conductor circuit is formed on the exposed surface of the substrate and the exposed portion of the resistor by plating means.

この製法によれば、抵抗体ペーストの焼成が終了してか
ら導体回路を形成するので、卑金属導体を用いても酸化
する心配がなくなり、抵抗体ペーストとして、性能的に
優れた空気焼成用ペーストを使用することができる。ま
た、微細回路の形成が可能な、めっきによる回路形成手
段を用いることができるとともに、抵抗体の一部および
基板を粗化することによって、めっき処理で形成される
導体回路と抵抗体層および基板との密着性が高く、導体
ペーストの焼成によって形成された導体回路に劣らな
い、優れた密着性が発揮できるというものである。
According to this manufacturing method, since the conductor circuit is formed after the firing of the resistor paste is completed, there is no fear of oxidation even if a base metal conductor is used, and as the resistor paste, an air firing paste excellent in performance is used. Can be used. Further, a circuit forming means by plating capable of forming a fine circuit can be used, and a conductor circuit, a resistor layer, and a substrate formed by plating are roughened by roughening a part of the resistor and the substrate. It has a high adhesiveness with, and can exhibit an excellent adhesiveness that is not inferior to the conductor circuit formed by firing the conductor paste.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上記した先行技術の製法では、セラミック基板と抵抗体
層とを同時に粗化処理するため、粗化処理剤としては、
セラミック基板を粗化できる強酸を使用している。
In the above-described manufacturing method of the prior art, since the ceramic substrate and the resistor layer are roughened at the same time, as the roughening treatment agent,
It uses a strong acid that can roughen the ceramic substrate.

ところが、強酸のような粗化作用の強い粗化処理剤を使
用すると、強酸が抵抗体層を強く侵して、抵抗体層に悪
影響を与え、抵抗体の性能が劣化するという問題が発生
する。しかし、抵抗体に悪影響を与えない程度の弱い粗
化処理では、セラミック基板を充分に粗化できないた
め、導体回路と基板との密着力向上が充分に果たせず、
密着性が悪くなってしまう。
However, when a roughening treatment agent having a strong roughening action such as strong acid is used, the strong acid strongly attacks the resistor layer, adversely affects the resistor layer, and the performance of the resistor is deteriorated. However, since the ceramic substrate cannot be sufficiently roughened by a weak roughening treatment that does not adversely affect the resistors, the adhesion between the conductor circuit and the substrate cannot be sufficiently improved,
Adhesion becomes poor.

そこで、この発明の課題は、上記した先行技術のよう
に、抵抗体ペーストの印刷焼成による抵抗体層の形成後
に、めっき等の手段で導体回路を形成する製法におい
て、抵抗体に悪影響を与えることなく、導体回路と抵抗
体およびセラミック基板との密着性を高めることのでき
る方法を提供することにある。
Therefore, an object of the present invention is to adversely affect a resistor in a manufacturing method of forming a conductor circuit by means such as plating after forming a resistor layer by printing and firing a resistor paste, as in the above-mentioned prior art. It is another object of the present invention to provide a method capable of increasing the adhesion between the conductor circuit and the resistor and the ceramic substrate.

〔課題を解決するための手段〕[Means for Solving the Problems]

上記課題を解決するため、この発明では、セラミック基
板の表面を粗化してから、セラミック基板に抵抗体層を
形成し、抵抗体層の上に、一部を除いて保護層を形成し
た後、抵抗体層の露出部分を、セラミック基板表面の粗
化条件よりも弱い粗化条件による抵抗体層に悪影響を与
えない処理方法で粗化してから、抵抗体層の露出部分を
含むセラミック基板の表面に導体回路を形成するように
している。
To solve the above problems, in the present invention, after roughening the surface of the ceramic substrate, to form a resistor layer on the ceramic substrate, on the resistor layer, after forming a protective layer except a part, The exposed part of the resistor layer is roughened by a treatment method that does not adversely affect the resistor layer under a roughening condition that is weaker than the roughening condition of the ceramic substrate surface, and then the surface of the ceramic substrate including the exposed part of the resistor layer A conductor circuit is formed on the.

〔作用〕[Action]

この発明では、抵抗体層の粗化を、セラミック基板の粗
化とは別個に行うため、セラミック基板に対しては、充
分に粗化が行える強酸等の強い処理方法を使用し、抵抗
体層に対しては、抵抗体層に悪影響を与えない、比較的
弱い処理方法で粗化することができる。
In the present invention, since the roughening of the resistor layer is performed separately from the roughening of the ceramic substrate, a strong treatment method such as strong acid capable of sufficiently roughening is used for the ceramic substrate, However, it can be roughened by a relatively weak treatment method that does not adversely affect the resistor layer.

〔実施例〕〔Example〕

ついで、この発明を、実施例を示す図面を参照しなが
ら、以下に詳しく説明する。
Next, the present invention will be described in detail below with reference to the drawings illustrating an embodiment.

第1図は、この発明の製法の各工程の流れを示してお
り、第2図〜第5図は、それぞれ工程途中における模式
的断面構造を示している。
FIG. 1 shows the flow of each step of the manufacturing method of the present invention, and FIGS. 2 to 5 show a schematic sectional structure in the middle of each step.

まず、工程では、セラミック基板1を作製する。セラ
ミック基板の材料としては、アルミナ,フォルステライ
ト,ステアタイト,ジルコニア,ムライト,コージライ
ト,ジルコン,チタニア等の酸化物系セラミックスが主
に用いられるが、炭化物系あるいは窒化物系セラミック
ス等、通常の回路板と同様の各種セラミック基板を使用
することもできる。
First, in the process, the ceramic substrate 1 is manufactured. As a material for the ceramic substrate, oxide-based ceramics such as alumina, forsterite, steatite, zirconia, mullite, cordierite, zircon, and titania are mainly used. Various ceramic substrates similar to plates can also be used.

工程では、第1図に示すように、セラミック基板1の
表面10を粗化する。この粗化によって、後工程で形成さ
れる導体回路および抵抗体層と基板との密着力を向上さ
せる。いわゆるアンカー効果を発揮させることができ
る。粗化の処理方法としては、例えば、セラミック基板
1を熱リン酸,溶融アルカリ,高濃度フッ酸等の溶液中
に浸漬する化学的な方法の他、砥石やサンドブラスト等
で処理する物理的な方法等、セラミック基板1を充分に
粗化できるような、比較的強い粗化方法が採用される。
In the process, as shown in FIG. 1, the surface 10 of the ceramic substrate 1 is roughened. By this roughening, the adhesion between the conductor circuit and the resistor layer formed in the subsequent step and the substrate is improved. A so-called anchor effect can be exerted. As the roughening treatment method, for example, a chemical method in which the ceramic substrate 1 is immersed in a solution of hot phosphoric acid, molten alkali, high-concentration hydrofluoric acid, or the like, or a physical method in which the ceramic substrate 1 is treated with a grindstone or sandblast, etc. For example, a relatively strong roughening method that can sufficiently roughen the ceramic substrate 1 is adopted.

工程では、第3図に示すように、セラミック基板1の
粗化表面10に対して、スクリーン印刷等の手段で、所定
の位置に抵抗体ペーストを塗布乾燥させた後、抵抗体ペ
ーストをセラミック基板1とともに焼成して、抵抗体層
2を形成する。抵抗体ペーストとしては、PdO/Pd/Ag系
もしくはRu2O系等の抵抗成分を、Si,Ca,Al等の酸化物を
含むガラスや有機系ビヒクル等と混合してペースト状に
形成したもの等、通常の回路板と同様の抵抗体ペースト
が使用できるが、使用するセラミック基板1との適合性
に優れたものが好ましく、通常、最も安定した特性を有
するRu2O系のものが好適に使用される。
In the process, as shown in FIG. 3, the resistor paste is applied and dried at a predetermined position on the roughened surface 10 of the ceramic substrate 1 by means such as screen printing, and then the resistor paste is applied to the ceramic substrate 1. By firing together with 1, the resistor layer 2 is formed. The resistor paste is formed by mixing a resistance component such as PdO / Pd / Ag system or Ru 2 O system with glass containing an oxide such as Si, Ca, Al or an organic vehicle to form a paste. A resistor paste similar to that of a normal circuit board can be used, but a paste having excellent compatibility with the ceramic substrate 1 to be used is preferable, and a Ru 2 O type having the most stable characteristics is preferable. used.

抵抗体ペーストの塗布、乾燥および焼成の工程は、通常
の抵抗体付セラミック回路板と同様の処理工程で実施で
きるが、たとえば、次に示す方法が好ましい。すなわ
ち、セラミック基板1にスクリーン印刷等で抵抗体ペー
ストを形成した後、50〜200℃で乾燥し、次に成分中の
ガラスフリットが溶融接合する温度で焼成する。この焼
成温度として、好ましくは500〜1100℃、より好ましく
は600〜950℃の範囲で実施する。
The steps of applying the resistor paste, drying and firing can be carried out in the same treatment steps as those for a normal ceramic circuit board with a resistor, but for example, the following method is preferable. That is, after a resistor paste is formed on the ceramic substrate 1 by screen printing or the like, the resistor paste is dried at 50 to 200 ° C. and then fired at a temperature at which the glass frit in the components is melt-bonded. The firing temperature is preferably 500 to 1100 ° C, more preferably 600 to 950 ° C.

工程では、第4図に示すように、抵抗体層2の表面の
うち、後述する導体回路との接続個所である端部付近等
の一部を除いて、ほぼ全体を覆うように保護層3を形成
する。保護層3は、後工程の粗化工程や導体回路の形成
工程で、抵抗体層2が侵されたり劣化したりしないよう
に保護するとともに、抵抗体層2の耐熱性、耐湿性ある
いは耐薬品性等を向上させ、抵抗値のドリフトを減少さ
せる等、使用性能の向上を図るものである。
In the step, as shown in FIG. 4, the protective layer 3 is formed so as to cover almost the entire surface of the resistor layer 2 except for a part such as an end portion which is a connection point with a conductor circuit described later. To form. The protective layer 3 protects the resistor layer 2 from being attacked or deteriorated in a roughening process or a conductor circuit forming process which will be performed later, and also has heat resistance, moisture resistance or chemical resistance of the resistor layer 2. It is intended to improve the use performance such as improving the property and reducing the drift of the resistance value.

保護層3としては、一般に用いられているオーバーコー
トガラスの他、感光性ポリイミド,ポリイミド,エポキ
シ樹脂,トリアジン系の材料等から形成される有機系お
よび無機系物質で、後工程の粗化処理で使用される酸等
に対して耐性のあるものであれば使用可能である。
As the protective layer 3, in addition to commonly used overcoat glass, organic and inorganic substances formed of photosensitive polyimide, polyimide, epoxy resin, triazine-based material, etc. Any one can be used as long as it has resistance to the acid used.

保護層3の形成手段は、例えば、スクリーン印刷法で、
オーバーコート用ガラスペーストを抵抗体層2の所定部
分を覆うように印刷形成した後、300〜800℃で焼成する
ことによって、保護層3が形成できる。但し、通常の抵
抗体付回路板の製法で採用されている適宜保護層の形成
手段も使用できる。
The protective layer 3 is formed by screen printing, for example.
The protective layer 3 can be formed by printing and forming the overcoat glass paste so as to cover a predetermined portion of the resistor layer 2 and then firing it at 300 to 800 ° C. However, a means for forming a protective layer, which is adopted in a usual method for manufacturing a circuit board with a resistor, can be used.

工程では、第4図に示すように、抵抗体層2の露出部
分20を粗化して、後工程で形成される導体回路と抵抗体
層2との密着力を向上させる。粗化処理の方法として
は、通常、化学的な処理方法が用いられるが、抵抗体層
2を充分に粗化できると同時に、抵抗体層2の内部まで
侵したり、抵抗体層2の性能を劣化させたりして、悪影
響を与えることのないような、比較的弱い処理方法を用
いる。このような方法としては、たとえば、リン酸,フ
ッ酸,クロム酸,硫酸などの酸、あるいは、NaOH等のア
ルカリを比較的低濃度で使用すれば、抵抗体層2に悪影
響を与えない。
In the step, as shown in FIG. 4, the exposed portion 20 of the resistor layer 2 is roughened to improve the adhesive force between the conductor circuit formed in the subsequent step and the resistor layer 2. As a roughening treatment method, a chemical treatment method is usually used, but at the same time that the resistor layer 2 can be sufficiently roughened, the inside of the resistor layer 2 is eroded or the performance of the resistor layer 2 is deteriorated. Use a relatively weak treatment method that does not cause adverse effects such as deterioration. As such a method, for example, if an acid such as phosphoric acid, hydrofluoric acid, chromic acid, sulfuric acid, or an alkali such as NaOH is used at a relatively low concentration, the resistor layer 2 is not adversely affected.

なお、上記粗化処理によって、保護層3の表面やセラミ
ック基板1の表面が同時に粗化されても構わないが、保
護層3の粗化によって抵抗体層2の保護効果に悪影響が
出ないようにすることが好ましい。
Although the surface of the protective layer 3 and the surface of the ceramic substrate 1 may be simultaneously roughened by the roughening treatment, the roughening of the protective layer 3 does not adversely affect the protective effect of the resistor layer 2. Is preferred.

工程では、セラミック基板1の粗化表面10と、抵抗体
層2の粗化された露出部分20とに導体金属層を形成す
る。導体金属層の形成手段としては、化学めっきの他、
蒸着,スパッタリングおよびイオンプレーティング等の
気相法あるいはCVD法等、通常の回路形成手段が任意に
採用できる。
In the step, a conductor metal layer is formed on the roughened surface 10 of the ceramic substrate 1 and the roughened exposed portion 20 of the resistor layer 2. As a means for forming the conductor metal layer, other than chemical plating,
An ordinary circuit forming means such as a vapor phase method such as vapor deposition, sputtering and ion plating or a CVD method can be arbitrarily adopted.

たとえば、化学めっき法の場合、公知のセンチタイジン
グ−アクチベーション法を用い、セラミック基板表面10
および抵抗体層露出部分20に金属パラジウムを析出させ
て、表面を活性化する。このセラミック基板1を化学銅
めっき浴または化学ニッケルめっき浴に浸漬し、銅また
はニッケルの金属導体層を形成させればよい。
For example, in the case of the chemical plating method, the well-known sentitizing-activation method is used, and the ceramic substrate surface 10
And metallic palladium is deposited on the exposed portion 20 of the resistor layer to activate the surface. The ceramic substrate 1 may be dipped in a chemical copper plating bath or a chemical nickel plating bath to form a copper or nickel metal conductor layer.

気相法を採用する場合、粗化処理されたセラミック基板
1を400℃程度に加熱し、第1工程としてCrまたはTiの
金属層を形成した後、第2工程で銅またはニッケルの金
属層を形成する方法等が採用できる。
When the vapor phase method is adopted, the roughened ceramic substrate 1 is heated to about 400 ° C., a metal layer of Cr or Ti is formed in the first step, and then a metal layer of copper or nickel is formed in the second step. A forming method or the like can be adopted.

次に、工程では、上記化学めっき等で形成された導体
金属層の上に、必要に応じて、電解めっきを行う。これ
は、前記化学めっき法や気相法では、1〜数μm程度の
薄い金属層しか形成できないので、導体金属層の厚みを
大きくする必要がある場合に、化学めっき等で形成され
た金属層の上に、電解めっきによって、銅やニッケルの
厚い金属層を形成させるようにする。
Next, in the step, electrolytic plating is performed on the conductor metal layer formed by the chemical plating or the like, if necessary. This is because the chemical plating method or the vapor phase method can form only a thin metal layer having a thickness of about 1 to several μm. Therefore, when it is necessary to increase the thickness of the conductor metal layer, the metal layer formed by chemical plating or the like is used. A thick metal layer of copper or nickel is formed thereon by electrolytic plating.

工程では、第5図に示すように、導体金属層に対し
て、エツチング等の手段で回路形成を行い、導体回路4
を形成する。回路形成手段としては、通常の回路板と同
様の一般的な回路形成方法が採用できる。なお、このよ
うにセラミック基板1の表面全体に導体金属層を形成し
た後、不要な個所の導体金属層をエツチング除去して導
体回路4を形成する方法の他、化学めっき法や気相法に
よって、導体回路4として必要な個所のみに金属導体層
を形成することもできる。
In the step, as shown in FIG. 5, a circuit is formed on the conductor metal layer by means such as etching, and the conductor circuit 4 is formed.
To form. As the circuit forming means, a general circuit forming method similar to that for a normal circuit board can be adopted. After forming the conductor metal layer on the entire surface of the ceramic substrate 1 as described above, the conductor circuit 4 is formed by etching away the conductor metal layer at unnecessary portions, or by a chemical plating method or a vapor phase method. It is also possible to form the metal conductor layer only in the portions necessary for the conductor circuit 4.

上記工程〜で説明した導体回路4の形成方法であれ
ば、従来一般に採用されていた貴金属導体ペーストの印
刷焼成による導体回路の形成方法に比べて、配線抵抗の
小さな卑金属導体を用いて、線幅,線間隔が30μm程度
という、極めて微細な回路パターンも形成することが可
能になる。
In the method of forming the conductor circuit 4 described in the above steps, the line width is reduced by using a base metal conductor having a smaller wiring resistance than the method of forming the conductor circuit by printing and firing the noble metal conductor paste which has been generally used conventionally. It becomes possible to form an extremely fine circuit pattern having a line interval of about 30 μm.

また、抵抗体層2の焼成後に導体回路4を形成するの
で、卑金属導体が酸化する心配がなく、抵抗体ペースト
に窒素焼成用ペーストを使用する必要がなくなり、高精
度で信頼性も高いRu2O等の空気焼成用ペーストを使用す
ることが可能になる。そのため、抵抗体層の性能とし
て、たとえば、回路定数に対する抵抗特性のバラツキが
±2%以内という、高精度の抵抗体付セラミック回路板
を低価格で製造することができる。
In addition, since the conductor circuit 4 is formed after the resistor layer 2 is fired, there is no concern that the base metal conductor is oxidized, and it is not necessary to use a nitrogen firing paste as the resistor paste, and Ru 2 with high accuracy and high reliability is also provided. It becomes possible to use an air-firing paste such as O. Therefore, as the performance of the resistor layer, for example, it is possible to manufacture a highly accurate resistor-equipped ceramic circuit board in which the variation of the resistance characteristic with respect to the circuit constant is within ± 2% at a low price.

工程では、必要に応じて、導体回路4が形成されたセ
ラミック基板1を、窒素雰囲気中で加熱処理する。処理
温度は200〜800℃の範囲内であることが好ましく、さら
により好ましくは400〜700℃で実施される。処理時間と
しては、たとえば、1〜100分程度行われるが、用途に
応じて適宜変更可能である。また、処理雰囲気は、窒素
雰囲気の他、2〜200ppm程度の微量の酸素が含まれた雰
囲気でもよい。
In the step, the ceramic substrate 1 on which the conductor circuit 4 is formed is heat-treated in a nitrogen atmosphere, if necessary. The treatment temperature is preferably in the range of 200 to 800 ° C, and more preferably 400 to 700 ° C. The processing time is, for example, about 1 to 100 minutes, but can be appropriately changed depending on the application. Further, the treatment atmosphere may be a nitrogen atmosphere or an atmosphere containing a trace amount of oxygen of about 2 to 200 ppm.

工程では、抵抗体層2のトリミングを行い、所定の抵
抗値になるように調整する。トリミングの方法として
は、通常の各種トリミング手段が採用でき、たとえば、
アグレッシブトリミング,レーザートリミング等の方法
があるが、そのうち、高速処理が可能で高性能なレーザ
ートリミング法が最も好ましい方法である。
In the process, the resistor layer 2 is trimmed and adjusted to have a predetermined resistance value. As the trimming method, various ordinary trimming means can be adopted, for example,
There are methods such as aggressive trimming and laser trimming. Among them, the laser trimming method, which enables high-speed processing and has high performance, is the most preferable method.

次に、以上に説明した、この発明の製法によって、抵抗
体付セラミック回路板を製造した具体的実施例について
説明する。
Next, specific examples of manufacturing the ceramic circuit board with the resistor by the manufacturing method of the present invention described above will be described.

実施例I セラミック基板として、96%アルミナ基板を使用し、熱
リン酸に浸漬することによって、その表面を最大粗さ1
〜3μmに粗化した後、充分に洗浄し乾燥させた。次
に、セラミック基板の粗化表面のRu2O系の抵抗体ペース
トをスクリーン印刷し乾燥した後、空気中、850℃の焼
成条件で焼成して、抵抗体層を形成した。
Example I As a ceramic substrate, a 96% alumina substrate was used, and the surface thereof had a maximum roughness of 1 by being immersed in hot phosphoric acid.
After roughening to ˜3 μm, it was thoroughly washed and dried. Next, the Ru 2 O-based resistor paste on the roughened surface of the ceramic substrate was screen-printed, dried, and then fired in air at 850 ° C. to form a resistor layer.

その後、抵抗体層の上に、一部を除いて、オーバーコー
ト用ガラスペーストをスクリーン印刷し乾燥させた後、
空気中、600℃の焼成条件で焼成して、保護層を形成し
た。
Then, on the resistor layer, except for a part, after screen-printing a glass paste for overcoat and drying,
The protective layer was formed by firing in air at 600 ° C.

さらに、抵抗体層の露出部分に対して、5%フッ酸溶液
を用いて粗化し、充分に水洗し乾燥させた後、化学めっ
き法によって銅層を形成し、次いで電解めっき法によっ
て金属銅の厚付けを行い、厚み10μmの金属導体層を形
成した。この金属導体層のセラミック基板に対する密着
力を測定したところ、2.0〜3.0kg/mm2と高い値を示し
た。
Further, the exposed portion of the resistor layer is roughened using a 5% hydrofluoric acid solution, sufficiently washed with water and dried, and then a copper layer is formed by a chemical plating method, and then a copper metal layer is formed by an electrolytic plating method. Thickening was performed to form a metal conductor layer having a thickness of 10 μm. When the adhesion of this metal conductor layer to the ceramic substrate was measured, it showed a high value of 2.0 to 3.0 kg / mm 2 .

この金属導体層に、写真製版技術を利用してパターンエ
ツチングを施し、線幅,線間50μmの導体回路を形成し
た。得られた抵抗体層の、回路定数に対する抵抗特性を
測定したところ、バラツキが±2%以内と高精度の値を
示した。その後、抵抗体層に対して、レーザートリマー
を用いてトリミングを行い、所定の抵抗値に調整して、
抵抗体付セラミック回路板の製造を完了した。
The metal conductor layer was subjected to pattern etching by using a photolithography technique to form a conductor circuit having a line width and a line spacing of 50 μm. When the resistance characteristic of the obtained resistor layer with respect to the circuit constant was measured, the variation was within ± 2%, which was a highly accurate value. After that, the resistor layer is trimmed using a laser trimmer to adjust to a predetermined resistance value,
Manufacture of ceramic circuit boards with resistors was completed.

実施例II 実施例Iと同様の工程については、説明を省略し、相違
点を挙げる。セラミック基板として、92%アルミナ基板
を使用し、NaOH溶融塩で最大粗さ2〜3μmに粗化し
た。抵抗体ペーストの焼成温度を900℃に、保護層の焼
成温度を580℃にした。さらに、抵抗体層の粗化には10
%クロム酸溶液を用いた。導体回路の形成方法は、化学
めっき法のみによって、厚み5μmの金属導体層を形成
した。
Example II The description of the same steps as in Example I is omitted, and the differences are mentioned. A 92% alumina substrate was used as the ceramic substrate, and roughened to a maximum roughness of 2-3 μm with a molten NaOH salt. The firing temperature of the resistor paste was set to 900 ° C, and the firing temperature of the protective layer was set to 580 ° C. Furthermore, 10 is required for roughening the resistor layer.
% Chromic acid solution was used. As the method of forming the conductor circuit, a metal conductor layer having a thickness of 5 μm was formed only by the chemical plating method.

この金属導体層の、セラミック基板に対する密着力は2.
0〜3.0kg/mm2になり、前記実施例と同様に高い値を示し
た。また、得られた抵抗体層の、回路定数に対する抵抗
特性も、前記実施例Iと同様に良好であった。
The adhesion of this metal conductor layer to the ceramic substrate is 2.
The value was 0 to 3.0 kg / mm 2 , which was a high value as in the above-mentioned Examples. The resistance characteristics of the obtained resistor layer with respect to the circuit constant were also good as in Example I.

実施例III 実施例Iと同様の工程については、説明を省略し、相違
点を挙げる。セラミック基板として、99%アルミナ基板
を使用し、粗化処理条件は同じであった。抵抗体ペース
トの形成工程も同じである。保護層は、オーバーコート
用樹脂としてポリイミド樹脂ペーストを用い、240℃で
硬化させて、保護層を形成した。さらに、抵抗体層の粗
化には10%硫酸溶液を用いた。導体回路の形成方法は、
スパッタリング法によって銅層を形成した後、電解めっ
きによって金属銅の厚付けを行い、厚み10μmの金属導
体層を形成した。
Example III The description of the same steps as in Example I is omitted, and the differences are mentioned. A 99% alumina substrate was used as the ceramic substrate, and the roughening treatment conditions were the same. The process of forming the resistor paste is also the same. The protective layer was formed by using a polyimide resin paste as a resin for overcoat and curing it at 240 ° C. to form a protective layer. Further, a 10% sulfuric acid solution was used for roughening the resistor layer. The method of forming the conductor circuit is
After forming the copper layer by the sputtering method, the thickness of the metal copper was increased by electrolytic plating to form a metal conductor layer having a thickness of 10 μm.

この金属導体層の、セラミック基板に対する密着力は2.
0〜3.0kg/mm2になり、前記実施例と同様に高い値を示し
た。また、得られた抵抗体層の、回路定数に対する抵抗
特性も±2%以内と良好であった。
The adhesion of this metal conductor layer to the ceramic substrate is 2.
The value was 0 to 3.0 kg / mm 2 , which was a high value as in the above-mentioned Examples. Further, the resistance characteristics of the obtained resistor layer with respect to the circuit constant were good within ± 2%.

実施例IV 実施例IIとほぼ同様の工程で実施した。相違点は96%ア
ルミナ基板を使用したこと、抵抗体ペーストをセラミッ
ク基板上に直接描画したことである。得られた抵抗体付
セラミック回路板の抵抗値のバラツキを測定したとこ
ろ、実施例IIとほぼ同様の結果であった。
Example IV The procedure was substantially the same as that of Example II. The difference is that a 96% alumina substrate is used and the resistor paste is directly drawn on the ceramic substrate. When the variation in the resistance value of the obtained ceramic circuit board with a resistor was measured, the result was almost the same as in Example II.

実施例V 実施例Iとほぼ同様の工程で実施した。相違点は、99%
アルミナ基板を使用したこと、導体金属層を化学めっき
のみによって、厚み8μmに形成したことである。得ら
れた抵抗体付セラミック回路板の抵抗値のバラツキは、
実施例IIとほぼ同様の結果であった。
Example V The procedure was substantially the same as that of Example I. The difference is 99%
That is, an alumina substrate was used, and the conductor metal layer was formed to a thickness of 8 μm only by chemical plating. The variation of the resistance value of the obtained ceramic circuit board with resistors is
The results were almost the same as in Example II.

比較例I この比較例は、抵抗体層を、セラミック基板表面と同時
に、セラミック基板に適した強い粗化条件で粗化した場
合である。
Comparative Example I In this comparative example, the resistor layer was roughened simultaneously with the surface of the ceramic substrate under a strong roughening condition suitable for the ceramic substrate.

下記相違点以外は、実施例Iと同様の条件で実施した。The conditions were the same as in Example I except for the following differences.

熱リン酸によるセラミック基板表面の粗化は行わなか
った。
The surface of the ceramic substrate was not roughened by hot phosphoric acid.

抵抗体層の露出部分を、セラミック基板表面ととも
に、12%フッ酸溶液(30℃、15分)で粗化した。
The exposed part of the resistor layer was roughened with a 12% hydrofluoric acid solution (30 ° C., 15 minutes) together with the surface of the ceramic substrate.

その結果、セラミック基板表面は良好に粗化され、化学
めっき法並びに電解めっき法による銅導体層の形成も良
好に行えた。銅導体層の、セラミック基板に対する密着
力を測定したところ、1.5〜2.5kg/mm2と、比較的高い値
を示した。
As a result, the surface of the ceramic substrate was satisfactorily roughened, and the copper conductor layer was satisfactorily formed by the chemical plating method and the electrolytic plating method. When the adhesion of the copper conductor layer to the ceramic substrate was measured, it was a relatively high value of 1.5 to 2.5 kg / mm 2 .

しかし、粗化処理によって、抵抗体層の露出部分でガラ
ス成分が侵され損傷を受けた。その結果、導体と抵抗体
層との電気的接続がうまく行われず、抵抗体付セラミッ
ク回路板としては、充分な性能が発揮できなかった。
However, due to the roughening treatment, the glass component was attacked and damaged in the exposed portion of the resistor layer. As a result, electrical connection between the conductor and the resistor layer was not performed well, and the ceramic circuit board with a resistor could not exhibit sufficient performance.

比較例II この比較例は、抵抗体層とともにセラミック基板表面
を、抵抗体層に適した弱い粗化条件で粗化した場合であ
る。
Comparative Example II This comparative example is a case where the surface of the ceramic substrate together with the resistor layer was roughened under a weak roughening condition suitable for the resistor layer.

下記相違点以外は、実施例Iと同様の条件で実施した。The conditions were the same as in Example I except for the following differences.

熱リン酸によるセラミック基板表面の粗化は行わなか
った。
The surface of the ceramic substrate was not roughened by hot phosphoric acid.

その結果、抵抗体層の露出部分は良好に粗化され、銅導
体層との電気的な接続も良好に行えた。
As a result, the exposed portion of the resistor layer was satisfactorily roughened, and the electrical connection with the copper conductor layer was also satisfactorily performed.

しかし、セラミック基板表面の粗化が不充分になったた
め、化学めっき法による銅導体層の形成の際に、セラミ
ック基板と銅導体層との密着不良が原因と考えられる
「ふくれ」が多数発生した。したがって、抵抗体付セラ
ミック回路板としては、充分な性能が発揮できなかっ
た。
However, the roughening of the surface of the ceramic substrate became insufficient, and during the formation of the copper conductor layer by the chemical plating method, many “blisters” were thought to be caused by poor adhesion between the ceramic substrate and the copper conductor layer. . Therefore, the ceramic circuit board with a resistor could not exhibit sufficient performance.

〔発明の効果〕 以上に説明した、この発明にかかる抵抗体付セラミック
回路板の製法は、抵抗体層を形成する前に、セラミック
基板を通常の粗化処理方法で粗化しておき、抵抗体層の
露出部分については、抵抗体層に悪影響を与えないよう
な、比較的弱い処理方法で粗化することによって、セラ
ミック基板粗化用の強い処理方法によって抵抗体層に悪
影響が及ぶのを防止することができる。その結果、抵抗
体層の性能を低下させることなく、セラミック基板と導
体回路との密着力を高めることが可能になり、抵抗体付
セラミック回路板の性能向上に大きく貢献できることに
なる。
[Advantages of the Invention] In the method for manufacturing the ceramic circuit board with a resistor according to the present invention described above, the ceramic substrate is roughened by a usual roughening treatment method before forming the resistor layer, and the resistor is The exposed part of the layer is roughened by a relatively weak treatment method that does not adversely affect the resistor layer, thereby preventing the resistor layer from being adversely affected by the strong treatment method for roughening the ceramic substrate. can do. As a result, the adhesion between the ceramic substrate and the conductor circuit can be increased without deteriorating the performance of the resistor layer, which can greatly contribute to the performance improvement of the resistor-equipped ceramic circuit board.

【図面の簡単な説明】[Brief description of drawings]

第1図は、この発明にかかる工程流れ図、第2図〜第5
図は順次工程段階を示す模式的断面図である。 1…セラミック基板、10…粗化表面、2…抵抗体層、20
…露出部分、3…保護層、4…導体回路
FIG. 1 is a process flow chart according to the present invention, and FIGS.
The drawings are schematic cross-sectional views showing sequential process steps. 1 ... Ceramic substrate, 10 ... Roughened surface, 2 ... Resistor layer, 20
... Exposed part, 3 ... Protective layer, 4 ... Conductor circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−95396(JP,A) 特開 昭55−86183(JP,A) 特開 昭62−234301(JP,A) 特開 昭61−185995(JP,A) ─────────────────────────────────────────────────── --Continued from the front page (56) Reference JP-A-55-95396 (JP, A) JP-A-55-86183 (JP, A) JP-A-62-234301 (JP, A) JP-A 61- 185995 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】セラミック基板に導体回路とともに抵抗体
が形成されたセラミック回路板を製造する方法であっ
て、以下の工程を順次経ることを特徴とする抵抗体付セ
ラミック回路板の製法。 (1)セラミック基板の表面を粗化する工程、 (2)セラミック基板に抵抗体層を形成する工程、 (3)抵抗体層の上に、一部を除いて保護層を形成した
後、抵抗体層の露出部分を、セラミック基板表面の粗化
条件よりも弱い粗化条件による抵抗体層に悪影響を与え
ない処理方法で粗化する工程、 (4)抵抗体層の露出部分を含むセラミック基板の表面
に導体回路を形成する工程。
1. A method of manufacturing a ceramic circuit board in which a resistor is formed on a ceramic substrate together with a conductor circuit, which is characterized in that the following steps are sequentially performed. (1) a step of roughening the surface of the ceramic substrate; (2) a step of forming a resistor layer on the ceramic substrate; (3) a resistor after forming a protective layer on the resistor layer except a part thereof. A step of roughening the exposed portion of the body layer by a treatment method that does not adversely affect the resistor layer under a roughening condition that is weaker than that of the surface of the ceramic substrate; (4) a ceramic substrate including the exposed portion of the resistor layer Of forming a conductor circuit on the surface of the.
JP63062347A 1988-03-15 1988-03-15 Manufacturing method of ceramic circuit board with resistor Expired - Fee Related JPH0680880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63062347A JPH0680880B2 (en) 1988-03-15 1988-03-15 Manufacturing method of ceramic circuit board with resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63062347A JPH0680880B2 (en) 1988-03-15 1988-03-15 Manufacturing method of ceramic circuit board with resistor

Publications (2)

Publication Number Publication Date
JPH01235291A JPH01235291A (en) 1989-09-20
JPH0680880B2 true JPH0680880B2 (en) 1994-10-12

Family

ID=13197501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63062347A Expired - Fee Related JPH0680880B2 (en) 1988-03-15 1988-03-15 Manufacturing method of ceramic circuit board with resistor

Country Status (1)

Country Link
JP (1) JPH0680880B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714354B1 (en) * 2004-07-27 2007-05-02 브레인 파워 코. Method for fabricating embedded thin film resistors of printed circuit board
JP4943293B2 (en) * 2007-10-25 2012-05-30 日本メクトロン株式会社 Method for manufacturing printed wiring board incorporating resistance element
CN109156080B (en) * 2016-05-16 2021-10-08 株式会社村田制作所 Ceramic electronic component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (en) * 1985-02-13 1986-08-19 三菱電機株式会社 Making of circuit board with resistor
JPS62234301A (en) * 1986-04-04 1987-10-14 日立化成工業株式会社 Manufacture of resistance circuit board

Also Published As

Publication number Publication date
JPH01235291A (en) 1989-09-20

Similar Documents

Publication Publication Date Title
US4963389A (en) Method for producing hybrid integrated circuit substrate
JPH0680880B2 (en) Manufacturing method of ceramic circuit board with resistor
JPS61185995A (en) Making of circuit board with resistor
JPH0553284B2 (en)
JPH0682908B2 (en) Method for manufacturing ceramic circuit board with resistor
JPH029190A (en) Manufacture of ceramic circuit board with resistor
JP3092451B2 (en) Rectangular thin film chip resistor and method of manufacturing the same
JPH0754770B2 (en) Manufacturing method of ceramic wiring board
JPH0682909B2 (en) Method for manufacturing ceramic circuit board with resistor
JP2001298255A (en) Method of manufacturing thick printed board
JPH0774445A (en) Thick film conductor and manufacture thereof
JPH02114601A (en) Manufacture of electronic component
JPH07297513A (en) Ceramic printed wiring board with resistor and its manufacture
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH03109793A (en) Manufacture of wiring circuit board with resistor
JPH0258893A (en) Thick film integrated circuit and its manufacture
JPH01262691A (en) Manufacture of ceramic printed wiring board
JPS63186492A (en) Manufacture of circuit board
JPH04326702A (en) Electronic component
JPH03205892A (en) Ceramic printed wiring board and its manufacture
JPH08153954A (en) Manufacture of ceramic printed wiring board
JPH03175690A (en) Ceramic printed wiring board
JPH02274880A (en) Production of sensor consisting of metallic thin film
JPH01223796A (en) Hybrid ic having copper-plated conductor and manufacture thereof
JPH0228392A (en) Printed wiring board of ceramic

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees