JPS62181550A

JPS62181550A - 表示ユニツトシ−ケンシヤル伝送装置

Info

Publication number: JPS62181550A
Application number: JP2429886A
Authority: JP
Inventors: Toshiyuki Suzuki; 敏幸鈴木
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1986-02-06
Filing date: 1986-02-06
Publication date: 1987-08-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の分野）本発明は、表示ユニットシーケンシャル伝送装置に関す
る。

（従来技術とその問題点）従来の表示ユニットデータ伝送装置の概略構成を第７図
に示す。

第７図において、Ｄ、、、Ｄ、２・・・ＤｏＮは、例え
ば屋内表示盤に実装され、文字や図形を例えば１６×１
６ドツトで表示する表示ユニット、ＤＢは表示ユニット
Ｄ。Ｉｔ　　Ｄｏｔ・・・ＤｏＮに接続されたデータバ
ス、ＡＢは表示ユニットＤ（ｌＩ＋　　Ｄｏｇ・・・Ｄ
ｏＨに接続されたアドレスバス、ＷＣは表示ユニ７　）
Ｄｏ＋、　　Ｄｏｇ・・・ＤＩＨに接続された書き込み
クロック信号ラインである。

この従来の表示ユニットデータ伝送装置は、アドレスバ
スＡＢに送出する信号によって、複数の表示ユニットＤ
（ｌＩ＋　　Ｄ６２・・・ＤｏＮのうち表示データを書
き込むべき指定表示ユニットにおける図示しない表示用
メモリのアドレスを指定し、データバスＤＢに指定表示
ユニットに書き込むべき表示データを送出するとともに
、書き込みクロック信号ラインＷＣに書き込みクロック
を送出することにより、指定表示ユニットにおける表示
用メモリの所定のアドレスに所定の表示データを書き込
むものである。

しかしながら、このような構成を有する従来例には、次
のような問題点がある。

即ち、複数の表示ユニットＤ。ＩＩ　　ＤＯ２・・・Ｄ
ｏＮに対して個別的に表示データを入力するために、そ
れぞれにアドレスバスＡＢ、データバスＤＢ、書き込み
クロック信号ラインＷＣからのマルチドロップを必要と
し、全体として信号ラインの数が非常に多くなっている
。そのため、その信号ラインに要するコスト、工事に要
するコストが高くついているとともに、故障率が高くな
り信頼性が低いものとなっている。

（発明の目的）本発明は、このような事情に鑑みてなされたものであっ
て、マルチドロップに接続された複数の表示ユニットに
対して表示データを伝送するものにおいて、伝送のため
の信号ラインの数を減少することを目的とする。

（発明の構成と効果）〔構成〕本発明は、このような目的を達成するために、次のよう
な構成をとる。

即ち、本発明の表示ユニットシーケンシャル伝送装置は
、複数の表示データおよびこれら表示データの前後の休止
部分をもつフォーマットのシリアルデータを伝送する伝
送ラインと、この伝送ラインにマルチドロップに接続された複数の表
示ユニットと、前記各表示ユニットに設けられたものであって、その表
示ユニットのユニット番号設定部と、前記シリアルデー
タ中の対応表示データのメモリと、前記休止部分を検出
する休止検出部と、この休止検出部による休止部分の検
出に基づいて前記シリアルデータ中の各表示ユニットに
対応した表示データをそれら表示データごとにカウント
するカウント部と、このカウント部によるカウント値と
前記ユニット番号設定部において設定されたユニット番
号とを比較し、両者が一致したときの表示データを前記
メモリに書き込ませる書き込み信号を出力する比較部とを備えたものである。

〔作用〕

この構成による作用は、次の通りである。

即ち、複数の表示ユニットにおける各ユニット番号設定
部で予めその表示ユニットのユニット番号を設定してお
く。伝送ラインを介してシリアルデータが各表示ユニッ
トに伝送されてくると、個々の表示ユニットにおいて、
休止検出部がそのシリアルデータ中の休止部分を検出し
た後、カウント部がシリアルデータ中の複数の表示デー
タを、１表示データずつカウントする。このカウント値
を比較部において逐一、ユニット番号設定部で設定され
たユニット番号と比較する。

カウント値がユニット番号と一致すると、比較部からメ
モリに書き込み信号が出力され、そのときの表示データ
が対応する表示ユニットのメモリに書き込まれる。この
ことは、個々の表示ユニットにおいて、互いに独立して
行われ、いずれの表示ユニットにおいても、予めその表
示ユニットに書き込もうとしている表示データが書き込
まれることになる。

そして、その複数の表示ユニットに対応した表示データ
が１つのシリアルデータ中に含まれているため、表示デ
ータの伝送ラインとして、複数の表示ユニットに共通の
伝送ラインですますことができる。

〔効果〕

以上のことから、本発明によれば、従来例に比べて、信
号ラインの数を減少でき、これに伴って信号ラインに要
するコストおよび工事に要するコストを低減できるとと
もに、故障率を低くして信頼性を向上することができる
という効果が発揮される。

（実施例の説明）以下、本発明の実施例を図面に基づいて詳細に説明する
。第１図ないし第５図は本発明の一実施例に係り、第１
図は表示ユニットシーケンシャル伝送装置の概略構成図
、第２図は１つの表示ユニットのブロック回路図、第３
図は伝送データの模式図、第４図および第５図は伝送デ
ータのフォーマットである。

第１図において、Ｄ＋、Ｉ）ｚ・・・ＤＨは、共通の伝
送ラインＬにマルチドロップ式に接続された表示ユニッ
トであり、各表示ユニットＤ１．Ｄｚ・・・ＤＮは、外
部機器から表示データＤＰ、、ＤＰ２・・・ＤＰ、を受
けるのみであり、その外部機器に対しては表示データの
送出は行わないものである。

また、各表示ユニットＤ＋　、Ｄｚ・・・ＤＨは、１６
×１６ドツトで文字や図形を表示するものである。伝送
ラインＬには、シリアルなデータＳＤが伝送される。

各表示ユニットＤ、、Ｄ、・・・Ｄ８のブロック回路を
示す第２図において、１は受信部、２はシフトレジスタ
、３は表示用メモリ、４は表示制御部、５は１６　Ｘ　
１６ドソトの表示部、６は休止検出部、７はキャラクタ
カウンタ部、８は第１キャラクタ検出部、９はユニット
番号設定部、１０は比較部、１１はアドレスチェックス
イッチである。

受信部１は、表示データであるシリアルデータＳＤを受
信するとともに、このシリアルデータＳＤのレベルを内
部処理用のレベルに変換するものである。シフトレジス
タ２は、受信部１から入力したシリアルデータＳＤをパ
ラレルデータＰＤに変換するものであり、これには８ビ
ツトのデータが複数個記憶される。表示用メモリ３は、
比較部１０から出力される書き込み信号ＷＳの人力に基
づいて、シフトレジスタ２に記憶されている１キヤラク
タを書き込む動作を３２回連続して行うものである。即
ち、８ビツトで１キヤラクタのパラレルデータＰＤを３
２キヤラクタ分順次的に書き込む。

表示制御部４は、表示用メモリ３の内容を表示部５で表
示するための制御を行うものである。表示部５は、１６
　Ｘ　１６ビソトの発光ダイオードで構成されている。

伝送ラインＬを介して受信部１に伝送されるシリアルデ
ータＳＤは、第３図に示すように、■フレームのシリア
ルデータＳＤ、と次の１フレームのシリアルデータＳＤ
、との間に休止部分子Ｏをもつのが一般的である。

その１フレームのシリアルデータＳＤ、の基本的なフォ
ーマットは、第４図（Ａ）に示すように、ユニット番号
データＤＵおよびすべての表示ユニソ）Ｄ＋、Ｄｚ・・
・ＤＮの各々への表示データ、即ち、第１表示ユニット
Ｄ、への表示データＤＰ、。

第２表示ユニソ）Ｄｚへの表示データＤＰ２．第３表示
ユニッ）Ｄｓへの表示データＤＰ３・・・第Ｎ表示ユニ
ットＤＨへの表示データＤＰ、を有しており、シーケン
シャルなフォーマットとなっている。ただし、第４図（
Ｂ）に示すように、１フレームのシリアルデータＳＤ、
がユニット番号データＤＵをもたない場合もある。

また、すべての表示ユニットＤ＋、Ｄｚ・・・ＤＮでは
なく、そのうちの一部の表示ユニットへの表示データを
もつ場合もある。この場合は、必ず、先頭にユニット番
号データＤＵをもつ。その−例を第５図に示す。第５図
の１フレームのシリアルデータＳＤ、は、ユニット番号
データＤＵ、第４表示ユニッ）Ｄ４への表示データＤＰ
、および第５表示ユニットＤ５への表示データＤＰ、を
有している。

いずれの場合も、１フレームのシリアルデータＳＤ、の
前後に、休止部分子ｏ、Ｔｏがある。ユニット番号デー
タＤＵは、■キャラクタがらなり、各表示データＤＰ、
〜ＤＰ、は、それぞれ３２キヤラクタからなる。

１フレームのシリアルデータＳＤ、のフォーマントのピ
ント数は、（表示ユニットＤ、、Ｄ２・・・ＤＨの数）
×（１つの表示ユニットのデータビットの数）＋（ユニ
ット番号データＤＵのビット数）＝ＮＸ３２＋８である
。

第２図における休止検出部６は、受信部１が受信したデ
ータの休止部分子ｏが所定時間を以上続くときにデータ
休止を検出してデータ休止信号ＳＴを出力し、キャラク
タカウンタ部７．第１キャラクタ検出部８の動作をスタ
ートさせるものである。

キャラクタカウンタ部７は、休止検出部６からのデータ
休止信号ＳＴを入力したときにリセットされてカウント
を開始する。即ち、各表示データＤ　Ｐ　＋　・・・Ｄ
ＰＨを構成する３２キヤラクタを順次１キヤラクタずつ
受信部１の出力端から入力して第２レジスタＲ２の内容
をプラス１（＋１）するものである。

アドレスチェックスイッチ１１は、シリアルデータＳＤ
、にユニット番号データＤＵが含まれている場合にのみ
ＯＮし、キャラクタカウンタ部７の第２レジスタＲ２に
ユニット番号データＤＵ中のメモリアドレスをストアさ
せることができるものである。

第１キャラクタ検出部８は、休止検出部６からのデータ
休止信号ＳＴを入力したときにリセットされ、受信部ｌ
の出力端からユニット番号データＤＵを入力して、これ
をキャラクタカウンタ部７に転送するものである。キャ
ラクタカウンタ部７は、このユニット番号データＤＵを
第２レジスタＲ２にストアする。

ユニット番号設定部９は、このユニット番号設定部９が
属する表示ユニソ１−Ｄ＝　　（ｊは、Ｉ、　　２・・
・Ｎのうちのいずれか１つの整数）のユニット番号デー
タＤＵを８ビツトで設定し、第３レジスタＲ３にストア
するものである。その設定は、ディップスイッチの操作
によって行われる。

比較部１０は、キャラクタカウンタ部７における第２レ
ジスタＲ２の内容とユニット番号設定部９における第３
レジスタＲ３の内容とを比較し、両者が一致したときに
表示用メモリ３に対して書き込み信号ＷＳを出力するも
のである。この書き込み信号ＷＳは、１つの表示ユニッ
トＤに対して、シフトレジスタ２からキャラクタカウン
タ部７に取り込んだパラレルデータＰＤが３２キヤラク
タ分だけ変化する期間にわたって継続して出力される。

動作次に、この実施例の表示ユニットシーケンシャル伝送装
置の動作を第６図のフローチャートに基づいて説明する
。

（１）　　まず、シリアルデータＳＤ、がユニット番号
データＤＵを含む第４図（Ａ）のフォーマットの場合に
ついて説明する。この場合、アドレスチェックスイッチ
１１がＯＮとなり、ユニット番号データＤυをキャラク
タカウンタ部７の第２レジスタＲ２にストアすることが
可能である。

ステップ＃１で休止部分子Ｏを受信するのを待つ。ステ
ップ＃２で休止検出タイマをスタートする。ステップ＃
３でキャラクタを受信したかどうかを判断する。受信し
ていないときは、ステップ＃４で、休止部分子ｏが所定
時間を以上継続したかどうかを判断する。休止部分子Ｏ
が所定時間ｔに達していないときは、ステップ＃３にリ
ターンし、所定時間ｔに達したときは、ステップ＃５に
移行し、休止判定をしてデータ休止信号ＳＴを出力し、
ステ、ツブ＃６で第１キャラクタ検出部８における第１
キャラクタ判定フラグＦＦをリセットしくＦＦ＝０）、
ステップ＃７で第２レジスタＲ２に“１″をストア（Ｒ
２＝１）した後、ステップ＃３にリターンする。

休止部分子Ｏが終了してキャラクタを受信すると、ステ
ップ＃３でＹＥＳと判断してステップ＃８に移行する。

ステップ＃８で休止検出タイマをリセットし、ステップ
＃９で、第１キャラクタ判定フラグＦＦがリセットされ
ているかどうかを判断する。最初はリセットされている
ため、ステップ＃ｌＯに移行してユニット番号データＤ
Ｕを入力し、ステップ＃１１で第１キャラクタ判定フラ
グＦＦをセットしくＦＦ＝１）、ステップ＃１２で、キ
ャラクタカウンタ部７における第２レジスタＲ２にユニ
ット番号データＤＵをストアし、ステップ＃３にリター
ンする。

この後、ステップ＃３→＃８→＃９と進み、ステップ＃
９での第１キャラクタ判定フラグＦＦがリセットされて
いるかどうかの判断がＮＯとなる。

従って、ステップ＃１３に移行し、キャラクタカウンタ
部７の第２レジスタＲ２の内容とユニット番号設定部９
の第３レジスタＲ３の内容とを比較する。

この比較の結果、両者が不一致のときは、書き込み信号
ＷＳを出力するステップ＃１４を行うことなくステップ
＃１５に移行し、両者が一致するまで、即ち、その表示
ユニットＤにおいて、対応する表示データＤＰの第１キ
ヤラクタを受信しない間は、ステップ＃３→＃８→＃９
→＃１３−＃１５→＃１６→＃３を繰り返し実行する。

そして、両者が一致したときは、即ち、その表示ユニソ
）Ｄにおいて、対応する表示データＤＰの第１キヤラク
タを受信したときは、ステップ＃１４に移行して書き込
み信号ＷＳを出力する。

これによって、キャラクタカウンタ部７の第ルジスタＲ
１に予めストアしているメモリアドレス（１”）に基づ
いてその表示ユニットＤにおける表示用メモリ３に表示
データＤＰの第１キヤラクタを書き込む。そして、次の
ステップ＃１５でキャラクタカウンタ部７の第ルジスタ
Ｒ１の内容をプラス１　　（＋１）して、第２キヤラク
タを書き込むべきメモリアドレスを指定する。

次のステップ＃１６で第ルジスタＲ１の内容が“３２”
よりも大きいかどうかを判断する。Ｎｏのときは、ステ
ップ＃３にリターンする。以降、ステップ＃　３−＃　
８→＃９→＃１３→＃１４→＃１５→＃１６を３２回に
わたって繰り返す。即ち、２回目のサイクルでは第２の
メモリアドレスに第２キヤラクタを書き込み、３回目の
サイクルでは第３のメモリアドレスに第３キヤラクタを
書き込み、以降同様にして第３２回目のサイクルでは第
３２のメモリアドレスに第３２キヤラクタを書き込む。

これによって、その表示ユニットＤの表示用メモリ３に
おいて、その表示ユニットＤに対応した表示データＤＰ
のすべてのキャラクタの書き込みが完了する。

このとき、キャラクタカウンタ部７の第ルジスタＲ１の
内容が３３″になるため、ステップ＃１６の判断がＹＥ
Ｓとなり、ステップ＃１７に移行して第２レジスタＲ２
の内容をプラス１　　（＋１）して、ステップ＃３にリ
ターンする。

以上のようにして、対応する表示データＤＰのすべての
キャラクタが表示用メモリ３に書き込まれた表示ユニッ
トＤにおいては、それ以降の表示データＤＰの入力に対
して、第２レジスタＲ２の内容と第３レジスタＲ３の内
容とが不一致であるため、ステップ性工４の書き込み信
号ＷＳの出力はなく、先に書き込まれた表示データＤＰ
がそのまま記憶される。

他の表示ユニットＤにおいても、同様の動作が実行され
る。

例えば、第４図（Ａ）に示すフォーマントの場合、第１
表示ユニットＤ＋　においては、ユニット番号設定部９
の第３レジスタＲ３の内容が“１”にセントされており
、表示データＤＰ、を構成する３２キヤラクタのすべて
がその表示用メモリ３に記憶されたときに第２レジスタ
Ｒ２の内容が“２”となり、次いで表示データＤ　Ｐ　
２を構成する３２キヤラクタのすべてが第２表示ユニソ
１−Ｄ２の表示用メモリ３に記憶されたときに第２レジ
スタＲ２の内容が“３”となり、以降同様にして、表示
デ−タＤＰ、、を構成する３２キヤラクタのすべてが第
Ｎ表示ユニットＤＨ−１の表示用メモリ３に記憶された
ときに第２レジスタＲ２の内容が”Ｎ”となり、次いで
表示データＤＰＮを構成する３２キヤラクタのすべてが
第２表示ユニットＤＨの表示用メモリ３に記憶されたと
きに第２レジスタＲ２の内容が０”となる。

第５図に示すフォーマットの場合も、ユニット番号デー
タＤＵを有しているため、アドレスチェックスイッチ１
１がＯＮされるので、基本的には上記と同様の動作を実
行する。

（２）次に、シリアルデータＳＤ、がユニット番号デー
タＤＵを含まない第４図（Ｂ）のフォーマントの場合に
ついて説明する。この場合、アドレスチェックスイッチ
１１がＯＦＦとなり、ステップ＃１２でユニット番号デ
ータＤＵをキャラクタカウンタ部７の第２レジスタＲ２
にストアすることが不可能で、最初のサイクルでは、第
２レジスタＲ２にはステップ＃７でストアされた１″が
残る。

ただし、ステップ＃１７ごとに第２レジスタＲ２の内容
がプラス１（＋１）されることは上記（１）の場合と同
様である。その他の動作についても、上記（１）の場合
と同様である。

なお、シリアルデータＳＤＩがユニット番号データＤＵ
を含む場合と、含まない場合とを区別するのに、アドレ
スチェックスイッチ１１を設ける代わりに、プログラム
そのものを互いに異ならせてもよい。その場合、第６図
のフローチャートにおいて、ステップ＃６およびステッ
プ＃９〜＃１２を省略し、ステップ＃８とステップ＃１
３を直接つないだフローにすればよい。

以上のように本発明によれば、複数の表示ユニットＤ　
Ｉ−Ｄ　Ｈに対して伝送するデータをシリアルデータＳ
Ｄ、とすることができるから、第７図に示す従来例に比
べて、全体として信号ラインの数を削減でき、これに伴
って信号ラインに要するコスト、工事に要するコストを
低減できるとともに、故障率を低くして信顛性を向上す
ることができる。

ところで、第７図に示した従来例が有している問題点を
解決する方法として、ただ単にシリアル伝送方式を採用
するのみでは、休止フラグやアドレスフラグなどのフレ
ームフラグが表示ユニットＤ、、、Ｄ、２・・・ＤＯＮ
ごとに必要となり、高速書き込みの妨げになるという問
題がある。

これに対して、本発明の上記実施例の場合には、シリア
ルデータＳＤ、の先頭にユニット番号データＤＵを挿入
しであるため、データ書き込みを必要とする表示ユニッ
トを直ちに検出でき、高速書き込みを実現化することが
できる。

なお、本発明は、シリアルデータＳＤ、の先頭ニユニソ
ト番号データＤＵを挿入していないものも実施例として
含む。

【図面の簡単な説明】

第１図ないし第６図は本発明の一実施例に係り、第１図
は表示ユニットシーケンシャル伝送装置の概略構成図、
第２図は１つの表示ユニットのブロック回路図、第３図
は伝送データの模式図、第４図および第５図は伝送デー
タのフォーマント、第６図は動作説明のためのフローチ
ャートである。また、第７図は従来の表示ユニットデータ伝送装置の概
略構成図である。Ｌ・・・伝送ラインＤｒ、Ｄｔ・・・ＤＮ・・・表示ユニット３・・・表示
用メモリ６・・・休止検出部７・・・キャラクタカウンタ部（カウント部）９・・・
ユニット番号設定部１０・・・比較部ＤＰ＋　、ＤＰｚ・・・Ｄ　Ｐ　Ｎ・・・表示データＴ
Ｏ・・・休止部分ＳＤ・・・シリアルデータＳＤ、・・・１フレームのシリアルデータＤＵ・・・ユ
ニット番号データＷＳ・・・書き込み信号

Claims

【特許請求の範囲】

（１）複数の表示データおよびこれら表示データの前後
の休止部分をもつフォーマットのシリアルデータを伝送
する伝送ラインと、この伝送ラインにマルチドロップに接続された複数の表
示ユニットと、前記各表示ユニットに設けられたものであって、その表
示ユニットのユニット番号設定部と、前記シリアルデー
タ中の対応表示データのメモリと、前記休止部分を検出
する休止検出部と、この休止検出部による休止部分の検
出に基づいて前記シリアルデータ中の各表示ユニットに
対応した表示データをそれら表示データごとにカウント
するカウント部と、このカウント部によるカウント値と
前記ユニット番号設定部において設定されたユニット番
号とを比較し、両者が一致したときの表示データを前記
メモリに書き込ませる書き込み信号を出力する比較部とを備えた表示ユニットシーケンシャル伝送装置。