JPS62180615A - スイツチアレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチアレイ装置に係り、特に並列入力信号
を直列出力信号に変換するためのスイッチアレイ装置に
関する。、１ 本発明によるスイッチアレイ装置は、たとえば各種セン
サアレイの出力の読取り等に適用され、Ｓ／Ｎの良好な
出力を得ることができる。

［従来技術］ 以下、光センサを用いた場合を一例として取上げて説明
する。

第７図は、従来のスイッチアレイ装置に光導莫型センサ
アレイを接続した光電変換装置の一部を示す概略的回路
図である。

同図において、光センサＳｉ　、（ｉ＝１．２．＊　ｐ
　ｅ　ｍ）には入射光量に対応した光電流が流れ、それ
によって電荷蓄積用コンデンサＣｉ　Ｅ電荷が蓄棹さ些
る。

続いて、シフトレジスタ７０２の並列出力端一′ｆ：Ｑ
ｉから順次Ｈレベルが出力され、アカ、ログスブッチ５
Ｗｔｉを順次ＯＮ状態とする。アナログスイッチ５Ｗｔ
ｉがＯＮ状態になることで、電荷蓄積用コンデンサＣ１
に蓄積されている電荷が共通信号線７０１を通して流れ
、その電流が増幅器７０３によって増幅されて出力され
る。

なお、ここでは電荷蓄積用コンデンサＣ１および共通信
号線７０１をリセットするためのスイッチ手段は省略さ
れているが、コンデンサＣｒからの読出しが終了すると
、共通信号線７０１はリセットされ、続いてコンデンサ
ｃｉ＋ｔからの読出しが行わ□れる。

′［発明が解決しようとする問題点］ しかしながら、このような従来のスイッチアレイ装置で
は、アナログスイッチＳＷｔ　ｉのゲート・ソース間容
量によるノイズ成分が共通信号線７０１および増幅器７
０３を通して出力されるために、シリアルに出力される
信号のＳ／Ｎ値が低下するという問題点を有していた。

［問題点を解決するための手段］ 本発明によるスイッチアレイ装置は、並列入力信号を直
列出力信号に変換するスイッチアレイ装置において、 前記並列入力信号を順次転送するための第一のスイッチ
手段と、該第一のスイッチ手段によって転送された入力
信号を読出すための第一の読出し手段と、 前記第一のスイッチ手段に対応して設けられ、各々対応
する第一のスイッチ手段と同時に動作する第二のスイッ
チ手段と、該第二のスイッチ手段からの出力を読出すた
めの第二の読出し手段と、前記第一および第二の読出し
手段の各出力を入力して、その差に対応する信号を出力
する差動手段と、を有することを特徴とする。

［作用］ このように、各１応する第一のスイッチ手段と同時に動
作する第二のスイッチ手段によって第一のスイッチ手段
と同様のノイズを発生させ、これらのノイズを上記差動
手段によって消去する。

［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図は、本発明によるスイ：：ツチアレイ装置の一実
施例の回路図である。　　・□ □同図において、信号入力端子Ｓ１〜ｓｍは、それぞれ
リセット用アナログスイッチ５Ｗｄｌ〜ＳＷｄｍを介し
てリセットバイアス端子１０１に接続され、リセットバ
イアス端子１０１には電圧ｖｂｔが印加されている。さ
らに、信号入力端子ｓ１〜Ｓ璽は、それぞれアナログス
イッチ５ｉｆｔ、〜ＳＷｔ層を介して共通信号線１０２
に接続されている。

また、アナログスイッチＳＷｔ、〜ＳＷｔ■に各々に対
応してアナログスイッチ５Ｗｒ１〜ＳＷｒｍが設ケラれ
、それらの一端は共通にリセットバイアス端子１０１に
接続され、他端は共通線１０３に接続されている。

アナログスイッチＳＷｔ、〜ＳＷｔ腸および５Ｗｒ１〜
ＳＷｒ厘め各対応するビットの制御端子は、共通にゲー
ト回鮎ＧＴ、〜ＧＴｍの出力端子に接続されているりま
た、リセット用のアナログスイッチ５Ｗｄ１〜ＳＷｄ’
ｍの制御端子は、それぞれ次にビットのゲート回路ＧＴ
２〜ＧＴｍ＋１の出力端子に接続されている。

ゲート回路ＧＴＩ〜ＧＴｍ＋１の論理的に否定されてい
ない入力端子には、それぞれシフトレジスタ１０４の並
列出力端子０１〜Ｑト１に接続され、また論理的に否定
された入力端子には、共通にディセイブル信号φｄが入
力する。

また、ディセイブッ信号φｄは、アナログスイッチ１０
５および１０ｆｌの制御端子にも入力する。

アナログスイッチ１０５および１０Ｂの一端は、それぞ
れ共通信号線１０２および共通線１０３に接続され、他
端は共通にリセットバイアス端子１０１に接続されてい
る。

さらに、共通信号線１０２および共通線１０３は、各々
トランジスタ１０７および１０８のドレイン端子に接続
され、両トランジスタのソース端子には電圧Ｖｓｓが印
加されている。トランジスタ１０７および１０８のゲー
ト端子はフリップフロップ（以下、ＦＦという。）１０
９のＱ端子に接続され、６端子からチップイネーブル信
号ＧＥが出力される。ＦＦＬＯＩＩのセット端子Ｓはシ
フトレジスタ１０４の出力端子Ｑ１に接続され、ＦＦ１
０９のリセット端子Ｒは同じく出力端子Ｑ１１＋１に接
続されている。

さらに、共通信号線１０２および共通線１０３は、ソー
スホロワの電界効果型トランジスタ１１０および１１１
のゲート端子に各々接続されている。これらトランジス
タ１１０および１１１のドレイン端子には電圧Ｖｄｄが
印加され、ソース端子はＳｉｇ端子およびＣｏ■ｐ端子
にそれぞれ接続されている。後述するように、Ｓｉｇ端
子には信号入力端子Ｓ１〜Ｓ１１の信号およびアナログ
スッチＳＷｔ、〜ＳＷｔｍのゲート・ソース容量による
ノイズが順次現われ、Ｇｏｍｐ端子にはアナログスイッ
チ５Ｗｒｌ〜Ｓｌｌｒｍのゲート・ソース容量によるノ
イズが順次現われる。

Ｓｉｇ端子およびＣａｍｐ端子は差動アンプ１１２の非
反転端子および反転端子に各々接続され、アナログスッ
チ５ｗｔ１〜ＳＷｔ＋ｓのゲート・ソース容量によるノ
イズとアナログスイッチ５１１ｒ１〜ＳＷｒｍのゲート
−ソース容量によるノイズとがキャンセルされて、信号
入力端子８１〜Ｓ１１の信号が出力端子から出力される
。

また、トランジスタ１１０および１１１は、１Ｊセツト
バイアス電圧ｖｂｔによってｌ＜イアスされて動作する
ために、電圧ｖｂｔを適当に設定することによて、トラ
ンジスタ１１０および１１１をトランジスタ特性の直線
性の良い領域で動作させることができる。

また、共通信号線１０２および共通線１０３に現われる
電圧を読出す方式であるために、各アナログスイッチの
コンダクタンスｇｍがある値以上であれば、そのバラツ
キによってＳ／Ｎが低下することはない。更に、電圧読
出し方式であるために、上記アナログスイッチのゲート
・ソース容量によるノイズが電圧シフトとして現われ、
それらノイズをキャンセルすることが容易となる。

また、後述するように、ソースホロワのトランジスタ１
１０および１１１がバッファとなってｌ、Ｘるために、
本実施例を多数接続する場合に、Ｓｉｇ端子およびＧａ
ｒａｐ端子をワイヤードオアで接続し、差動ア、ンプ１
１２に入力させることができる。

次に、このような構成を有する本実施例の動作を第２図
を参照しながら説明する。

第２図は、本実施例の動作を説明するための波形図であ
る。ただし、ここでは−例として、信号入力端子Ｓ１〜
Ｓｓに従来例と同様の光導電型センサが接続されている
ものとする。勿論、光導電型センサに限定されるもので
はなく、フォトダイオード型センサであってもよく、要
するにシリアル出力に変換しようとする任意・の並列入
力信号であればよい。

まず、第２図に示すように、・クロックパルスｃｐがシ
フトレジスタ１０４およびＦＦ１０９に入力し、クロ、
−／、、、クパルスＣｐに同期しパルス幅の小さいディ
セイブル信号φｄがゲート回路ｃｔ１〜ＧＴｍ÷１とア
ナログスイッチ１０５および１０Ｂに、入力しているも
のとす、る。

この状態で、シフトレジスタ：１０４のＳｉｎ端子に開
始パルスが入力すると、クロ、ツタパルスＣｐのタイミ
・ングで先ず出力端子Ｑ１からＨレベルが出力される。

これによって、ゲート回路ＧＴ１にＨレベルが入力する
が、この時点ではディセイプル信号φｄがＨレベルであ
るためにゲート回路ＧＴ１はＯＦＦ状態であり、したが
って、アナログスイッチ５Ｗｔ１およびＳＷ　ｒｌはＯ
ＦＦ状態のままである。また、Ｈレベルのディセイブル
信号φｄによ・ってアナログスイッチ１０５および１０
６はＯＮ状態となり、共通信号！！１０２および共通線
１０３をリセットバイアス電圧ｖｂｔに設定する。

これと同時に、出力端子Ｑ１からＨレベルはＦＦ１０８
のセット端子Ｓに入力し、・これによ・すＦＦｌＱ９の
出力端子Ｑからはチップイネーブル信−ｔｌｃＥとして
Ｌレベルが出力され、トランジスタ１０７および１０８
をＯＦＦ状態にする。

続いて、ディセイブル・信号φｄ′が立下□がると、ゲ
ート回路ＧＴ１はＯＮ状態、アナログス（−１チ１０５
および１０６をＯＦＦ状態となる。

これによって、シフトレジスタ１０４の出力端子Ｑｌか
らのＨレベルがゲート回路ＧＴ、を通してアナログスイ
ッチ５ｗｔ１および５Ｗｒ１の制御端子に入力し、これ
らアナログスイッチをＯＮ状態とする。アナログスイッ
チ５Ｗｔ１がＯＮ状態となることで、信号入力端子Ｓ１
に入力されている光導電型センサの出力電圧が共通信号
線１０２に読出される。また同時にアナログスイッチＳ
Ｗ　ｒｌがＯＮ状態となることで、アナログスイッチＳ
Ｗ　ｔ、と同等のノイズがリセットバイアス電圧ｖｂｔ
からの電圧シフトとして共通線１０３に現われる。

そして、共通信号！１ｊ１０２に現われた電圧はトラン
ジスタ１１０を介して差動アンプ１１２に、共通線１０
３に現われた電圧はトランジスタ１１１を介して差動ア
ンプ１１２に各々入力し、それらの差をとることで、ア
ナログスイッチによるノイズがキャンセルされた信号入
力端子Ｓ１の第１ビツトの信号が出力される。

続いて、シフトレジスタ１０４の出力端子Ｑ２からＨ，
レベルが出力され、第１ビツトと同様に信号入力端子Ｓ
２の第２ビツトの信号が出力される。

１ま ただし、その際、ゲート回路ＧＴ２の出力によって第１
ビツトのアナログスイッチＳＷｄ　１がＯＮ状態となり
、信号入力端子Ｓ１が電圧ｖｂｔにリセ−／　トされる
。

以上の動作が信号入力端子Ｓ１１の第ｍビー／　）まで
順次繰返され、光導電型センサの出力が順次シリアルに
出力される。その際、シフトレジスタ１０４の出力端子
ＱｍからＨレベルが出力されると、５ｏｕｔ端子から次
段に接続されたスイッチアレイ装置のＳｉｎ端子へＨレ
ベルが出力される。

そして最後にシフトレジスタ１０４の出力端子Ｑ１１＋
１からＨレベルが出力されると、アナログスイッチＳＷ
ｄ＊＋がＯＮ状態となり信号入力端子Ｓｉ（電圧ｖｂｔ
にリセットされるとともに、ＦＦ１０９がリセットされ
、チップイネーブル信号ＧＥとしてＨレベルが出力され
、トランジスタ１０７および１０ＢをＯＮ状態とする。

これによって共通信号線１０２および共通ｗＡ１０３が
電圧Ｖｓｓ　　（ここでは接地電位）に固定され、ソー
スホロワのトランジスタ１１０および１１１がＯＦＦ状
態となる。

なお、ここではディセイブル信号φｄおよびチップイネ
ーブル信号ＧＥによってトランジスタ１０５および１０
６とトランジスタ１０７および１０８とが共にＯＮ状態
となる場合があるが、トランジスタ１１．０および１１
１がＯＦＦ状態を維持すればよく、勿論、□チップイネ
ーブル信号ＧＥがＨレベルの時はトランジスタ１０５お
よび１０６を常にＯＦＦ状態とするように・構成しても
よい。

・第□・３図は、上記本実施例をｎ個並列に接続した光
電変換装置の概略的構成図である。

同図・において、センナ部３０１には、従来例と同様に
光センサおよび電荷蓄積用コンデンサが■×ｎ個配列配
列、各センサの出力端子が本実施例であ、る各スイッチ
アレイ装置の信号入力端子８１〜Ｓ■に接続されている
。また、スイッチアレイ肴１〜ｔｌのＳｉｇ端子および
Ｃａｍｐ端子は各々共通配４１３０２ｓおよび３０２Ｃ
を通して差動アンプ１１２の入力端子に接続されている
。すなわち、配列されたセンサはｎ、個、のブロックに
分割され、各ブロックのセンサ出力がＳｒｇ端子および
Ｃｏｍｐ端子から順次シリアルに差動アンプ１１２に出
力される。そして、たとえばスイッチアレイ１１１の読
出し動作が終了すると、上述したように５ｏｕｔ端子か
ら次段のスイッチアレイ雲２のＳｉｎ端子へＨレベルが
出力され、引続きスイッチアレイｔ２によって第２ブロ
ツクの読出し動作が行われる。その際、上述したように
スイッチアレイ＃２以外のスイッチアレ胃のバッファ　
（トランジスタ１１０および１１１）はＯＦＦ　、状態
であるために、スイッチアレイ＃２のＳｉｇ端子および
ＣＯ■ｐ端子の出力のみが他に影響されることなく差動
アンプ１１２に入力する。以下同様にして、全て・のセ
ンサ部３０１のセンサ出力が差動アンプ１１２からシリ
アルに出力される。

第４図は、第３図に示す光電変換装置の概略的斜視図で
ある。

同図において、基板４０１Ｊ二・に光センサ４０２が配
列され、各光センサ４０２から引出された個別電極を利
用して電荷蓄積用コンデンサ４０３が□構成されている
。光センサ４０２およびコンデンサ４０３が第３図にお
けるセンサ部３０１を・構成している。さらに、個別電
極が本実施例であるスイッチアレイ＃１〜ｔｌにｍ木ず
つ接続されている。

第５図（Ａ）は、上記光電変換装置における配列された
光センサおよびコンデンサの一部を示す模式的平面図、
第５図（Ｂ）は、そのＡ−Ａ線断面図である。

各図において、ガラス、セラミック等の基板４０１上に
、アモルファスシリコン、ＣｄＳ等の光導電層４０４と
、コンデンサを構成するための電極４０５とが形成され
る。続いて、電極４０５上にＳｉＯ２，５ｉＮＨ，Ｔａ
２０３等の絶縁層４０６が形成された後、光導電層４０
４上に光センサ４０２の共通電極４０７が形成され、ま
た光導電層４０４および絶縁層４０６上に個別電極４０
８が形成される。なお、共通電極４０７および個別電極
４０８のギャップは、光電変換領域を大きくするために
、くし型に形成されている。また、電極の材料はＡＩ、
　Ｃｒ、　Ｎｏ等である。

第６図は、本実施例を用いた光電変換装置の他の例を示
す概略的回路図である。

同図において、光電変換素子部１に配列された光電変換
素子は、ここでは光導電型素子が用いられ、電荷蓄積用
コンデンサ部２は各光電変換素子に流れる光電流に対応
した電荷を蓄積する。スイッチ素子部３には、各電荷蓄
積用コンデンサ毎に二個のスイッチ素子（転送用スイッ
チ素子５およびリセット用スイッチ素子６）が接続され
、このスイッチ素子として本実施例ではＴＰＴ　（薄膜
トランジスタ）を使用している。マトリクス部４は、ス
イッチ素子部３の各トランジスタのゲートのスイッチ動
作を行わせるためのものであり、各スイッチ素子から引
出されたゲート線は、ｍ本ずつｎブロックに分割されて
いる。そして、各ブロックにおいて１ビツト、２ビツト
・拳・ｍビ゛ットとして同番号ビットが共通ゲート線に
各々接続されている。

転送用スイッチ５は電荷蓄積用コンデンサに蓄積された
電荷を転送するためのものであり、リセット用スイッチ
素子６はその転送用スイッチ素子５により電荷を転送し
た後、電荷蓄積用１ンデンサのリフレッシュを行う。

コンデンサ部７の各コンデンサは、ブロック毎に共通接
続された転送用スイッチ素子６に各々接続され、スイッ
チ素子６を通して転送された電荷を蓄積する。また、光
電変換素子に駆動電圧を印加するための電源８、スイッ
チ素子５および６を動作させるためのゲートドライバ８
、電荷蓄積用コンデンサをリセットするためのリセット
用スイッチ素子８に印加されたリセットバイアス１０、
コンデンサ部７に転送された電濃をシリアルに出力する
ためのスイッチアレイ１１（後述する。）、スイッチア
レイ１１の二個の出力端子に接続された差動増幅器１２
とを有している。： このような構成は、スイッチ素子部３のゲート駆動マト
リクス部４を、電荷蓄積用コンデンサ部２からの信号線
に交差しないように、光電変換素子部１よりも上方に配
置しているために、クロストークが少ないという効果を
有する。

」二記構成において、電源８より駆動電圧が印加された
光電変換素子部１に光電流が流れ、その出力に応じた電
荷が電荷蓄積用コンデンサ部２の各コンデンサに蓄積さ
れる。

次いで、ゲートドライバ８によりスイッチ素子部３のゲ
ートを各ブロックにつき順次１本ずつＯＮさせ、これに
より転送用スイッチ素子５がＯＮするとともに前ビット
のリセット用スイッチ素子６がＯＮする。その結果、電
荷蓄積用コンデンサの電荷が転送用スイッチ素子５を通
してコンデンサ７に各々蓄積されるとともに、前ビット
の電荷蓄積用コンデンサがリフレッシュされる。、コン
デンサ７の蓄積電圧は、本実施例であるスイッチアレイ
１１および差動増幅器１１２によってシリ、アル−出力
される。　　　　　　　　　　　　　　′：［発明の効
果］ 以上詳細に説明したように、本発明によるスイッチアレ
イ装置は、各４対応する第一のスイッチ手段と同時に動
作する第二のスイッチ手段によって第一のスイッチ手段
と同様のノイズを発生させ、これらのノイズを上記差動
手段によって消去するために、上記差動手段の出力は上
記並列入力信号に正確に対応したＳ／Ｎ値の良好な直列
出力信号となる。

【図面の簡単な説明】

第１図は、本発明によるスイッチアレイ装置の一実施例
の回路図、 第２図は、本実施例の動作を説明するための波形図、 第３図は、上記本実施例をｎ個並列に接続した光電変換
装置の概略的構成図、 第４図は、第３図に示す光電変換装置の概略的斜視図、 第５図（Ａ）は、上記光電変換装置における配列された
光センサおよびコンデンサの一部を示す模式的平面図、
第５図（Ｂ）は、そのＡ−Ａ線断面図、 第６図は、本実施例を用いた光電変換装置の他の例を示
す概略的回路図、 第７図は、従来のスイッチアレイ装置に光導電型センサ
アレイを接続した光電変換装置の一部を示す概略的回路
図である。 １０２　・・・共通信号線 １０３　・・・共通線 １０４　・・・シフトレジスタ １０５　、１０６　・・・リセット用アナログスイッチ
１０７　、１０８−・・トランジスタ １０９・・φフリップフロップ １１０　、１１１　・・１１　／＜ッファ用トランジス
タ１１２　・・・差動アンプ Ｓ１〜Ｓｍ・・・信号入力端子 ＳＷｄ　１〜５Ｗｄｓ・・・リセット用アナログスイッ
チｓｗｔ　１〜ＳＷｔ＋＊＊　＠・信号転送用アナログ
スイッチＳＷｒ　１〜ＳＷｒ層・・・アナログスイッチ
代理人　　弁理士　山　下　積　平 手続補正書 昭和６２年　２月　９日 特許庁長官　　黒　１）明　雄　　殿 ■、事件の表示 特願昭６１−２３２８７号 ２、発明の名称 スイッチアレイ装置 ３、補正をする者 事件との関係　　特許出願人 名　称　　（１００）キャノン株式会社４、代理人 住所　東京都港区虎ノ門五丁目１３番１号虎ノ門４ｏ森
ビル委任状及び図面 ６、補正の内容

Claims (1)

【特許請求の範囲】
1. （１）並列入力信号を直列出力信号に変換するスイッチ
   アレイ装置において、 前記並列入力信号を順次転送するための 第一のスイッチ手段と、該第一のスイッチ手段によって
   転送された入力信号を読出すための第一の読出し手段と
   、 前記第一のスイッチ手段に対応して設け られ、各々対応する第一のスイッチ手段と同時に動作す
   る第二のスイッチ手段と、該第二のスイッチ手段からの
   出力を読出すための第二の読出し手段と、 前記第一および第二の読出し手段の各出 力を入力して、その差に対応する信号を出力する差動手
   段と、 を有することを特徴とするスイッチアレ イ装置。