JPS62180614A - スイツチアレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスイッチアレイ装−に係り、特に並列入力信号
を直列出力信号に変換す乏ためのスイッチアレイ装置に
関する。□ 本発明によるスイッチアレイ装置は、たとえば各種セン
サアレイの出力の誂取り等に適用され、Ｓ／Ｎの良好な
出力を得ることができる。□［従来技術］ 以下、光センサを用いた場合を一例として取上げて説明
する。

第７図は、従来のスイッチアレイ装置に光導電型センサ
アレイを接続した光電変換装置あ一部を示す概略的回路
図である。

同図において、光センサＳｉ　（ｉ＝１，２．・・ｅｌ
ｌ）には入射光量に対応した光電流が流れ、それによっ
て電荷蓄積用コンデンサＣｉに電荷が蓄積される。

続いて、シフトレジスタ７０２の並列出力端子Ｑｉから
順次Ｈレベルが出力され、アナログスイッチ５Ｗｔｉを
順次ＯＮ状態とする。アナログスイッチ５ＷｔｉがＯＮ
状態になることで、電荷蓄積用コンデンサＧｉに蓄積さ
れている電荷が共通信号線７０１を通して流れ、その電
流が増幅器７０３によって増幅されて出力される。

なお、ここでは電荷蓄積用コンデンサＧｉおよび共通信
号線７０１をリセットするためのスイッチ手段は省略さ
れているが、コンデンサＣｉからの読出しが終了すると
、共通信号線７０１はリセットされ、続いてコンデンサ
Ｃｉ＋１からの読出しが行われる。

［発明が解決しようとする問題点１ しかしながら、このような従来のスイッチアレイ装置で
は、電荷蓄積用コンデンサＣｉに蓄積された電荷を電流
として読出しているために、アナログスイッチ５Ｗｔｉ
のコンダクタンスｇｍのバラツキによって信号出力のＳ
／Ｎ値が低下するという問題点を有していた。

更に、電流読出しであるために、アナログスイッチ５Ｗ
ｔｉのゲート・ソース間容量によるノイズがスパイク波
形状となり、読出し信号に比べて非常に高い周波数成分
を有するために、差動増幅器を利用してもノイズの消去
が困難となり、十分なＳ／Ｎ値の信号を得ることができ
なかった。

［問題点を解決するための手段］ 本発明によるスイッチアレイ装置は、並列入力信号を直
列出力信号に変換するスイッチアレイ装置において、 前記並列入力信号を順次共通信号線に転送するための第
一のスイッチ手段と、該共通信号線に現われた入力信号
を電圧として読出すための第一の読出し手段と、 前記第一のスイ・フチ手段に対応して設けられるととも
に一端が共通線に接続され、各々対応する第一のスイッ
チ手段と同時に動作する第二のスイッチ手段と、前記共
通線に現われた第二のスイッチ手段からの出力を電圧と
して読出すための第二の読出し手段と、 前記各並列入力信号を転送する前に、該入力信号のレベ
ルと前記共通信号線および共通線とを、前記第一および
第二の読出し手段の入出力特性が直線性を有するような
バイアス電位にリセットするリセットバイアス手段と、 前記第一および第二の読出し手段の各出力を入力して、
その差に対応する信号を出力する差動手段と、を有する
ことを特徴とする。

［作用］ このように、各並列出力端子を転送する前に、この入力
信号のレベルと実記共通信号線および共通線とを、上記
第一および第二の読出し手段の入出力特性が直線性を有
すそようなバイアス電位にリセットするリセットバイア
ス手段を設けたことで、共通信号線および共通線から入
力する信号に正確に対応した出力信号を上記差動手段に
出力することかできる。し企も、このバイアス電位は差
動手段によって完全に消去される。

また、上記第一および第二の読出し手段が電圧読出し方
式であるために、上記第一および第二のスイッチ手段の
コンダクタンスのバラツキによって読出し信号のＳ／１
１値が低下することがない。

更に、第一および第且のスイッチ手段のノイズが□ 電圧レベルのシフ１ト牛なって現われ、上記差動手段に
よって容易にノ）ズの消去を行うことができる。

［実施例１ 以下、本発明の実施例を図面に基づいて詳細に説明する
。　　　　　。

第１図は、本発明にＬるスイッチアレイ装置の一実施例
の回路図Ｆある。

同図において、信竺入カ端子ｓ１〜ｓＩｌは、それぞれ
リセット用アナログスイッチ５Ｗｄ１〜５ｌｅｄ脂を今
してリセット１５イアス端子１０１　に接続され、リセ
ットバイアス端子１９１に＜１電圧ｖｂｔが印加されて
いる。さらに、ダ号入カ端子ｓ１〜ｓ１１は、それぞれ
アナログスイッチ５Ｗｔ１〜ＳＷｔｍを介して共通信号
線１０２に接続されている。

また、アナログスイッチ５Ｗｔｔ〜ＳＷｔｍに各々に対
応してアナログスイッチ５Ｗｒ１〜ＳＷｒｍが設けられ
、それらの一端は共通にリセットバイアス端子１０１に
接続され、他端は共通線１０３に接続されている。

アナログスイッチ５Ｗｔ１〜ＳＷｔｍおよび５Ｗｒ１〜
ＳＷｒｍの各対応するビットの制御端子は、共通にゲー
ト回路ＧＴ１〜ＧＴｆｆｌの出力端子に接続されている
。また、リセット用のアナログスイッチ５Ｗｄ１〜ＳＷ
ｄｍの制御端子は、それぞれ次にビットのゲート回路Ｇ
Ｔ２〜ＧＴｍ＋１の出力端子に接続されている。

ゲート回路ＧＴ、〜ＧＴ＋ｓ＋１の論理的に否定されて
９．１ない入力端子には、それぞれシフトレジスタ１０
４の並列出力端子０１〜ＱＢ　＋１に接続され、また論
理的に否定された入力端子には、共通にディセイブル信
号φｄが入力する。

また、ディセイブツ信号φｄは、アナログスイッチ１０
５および１０６の制御端子にも入力する。

アナログスイッチ１０５および１０Ｂの一端は、それぞ
れ共通信号線１０２および共通線１０３に接続され、他
端は共通にリセットバイアス端子１０１に接続されてい
る。

さらに、共通信号線１０２および共通線１０３は、各々
トランジスタ１０７および１０８のドレイン端子に接続
され、両トランジスタのソース端子には電圧Ｖｓｓが印
加されている。トランジスタ１０７および１０８のゲー
ト端子はフリップフロップ（以下、ＦＦという。）１０
８のＱ端子に接続され、Ｑ端子からチップイネーブル信
号ＣＥが出力される。ＦＦ１０９のセット端子Ｓはシフ
トレジスタ１０４の出力端子Ｑ１に接続され、ＦＦ１０
９のリセット端子Ｒは同じく出力端子Ｑ１１＋１に接続
されている。

さらに、共通信号線１０２および共通線１０３は、ソー
スホロワの電界効果型トランジスタ１１０および１１１
のゲート端子に各々接続されている。これらトランジス
タ１１０および１１１のドレイン端子には電圧Ｖｄｄが
印加され、ソース端子はＳｉｇ端子およびＣｏｍｐ端子
にそれぞれ接続されている。後述するように、Ｓｉｇ端
子には信号入力端子Ｓ１〜Ｓ１１の信号およびアナログ
スッチ５ｗｔ１〜ＳＷｔｍのゲート・ソース容量による
ノイズが順次現われ、Ｃｏｍｐ端子にはアナログスイッ
チ５Ｗｒ１〜ＳＷｒ璽のゲート・ソース容量によるノイ
ズが順次現われる。

Ｓｉｇ端子およびＣａｍｐ端子は差動アンプ１１２の非
反転□端子および反転端子に各々接続され、アナログス
ッチｓｗ　ｔｉ〜ＳＷｔ層のゲート・ソース容量による
ノイズとアナログスイッチ５Ｗｒｌ〜ＳＷｒｍのゲート
・ソース容量によるノイズとがキャンセルされて１．信
号入力端子Ｓ１〜Ｓ１１の信号が出力端子から出力され
る。

また、トランジスタ１１０および１１１は、リセットバ
イアス電圧ｖｂｔによってバイアスされて動作するため
に、電圧ｖｂｔを適当に設定することによて、トランジ
スタ１１０および１１１をトランジスタ特性の直線性の
良い領域で動作させることができる。

また、共通信号ｆｉ１０２および共通線１０３に現われ
る電圧を読出す方式であるために、各アナログスイッチ
のコンダクタ７７８厘がある値以上であれば、そのバラ
ツキによってＳ／Ｎが低下することはない。更に、電圧
読出し方式であるために、上記アナログスイッチのゲー
ト・ソース容量によるノイズが電圧シフトとして現われ
、それらノイズをキャンセルすることが容易となる。・
また、後述するように、ソースホロワのトランジスタ１
１０および１１１がバッファとなっているために、本実
施例を多数接続する場合に、Ｓｉｇ端子およびｃｏＩＩ
ｐ端子をワイヤードオアで接続し、差動アンプ１１２に
入力させるこ、とができる。

次に、このような構成を有する本実施例の動作を第２図
を参照しながら説明する。

第２図は、本実施例の動作を説明するための波形図であ
る。ただし、ここ・では−例として、信号入力端子８１
〜５ｒｔｒに従来例、、と一様の光導電型センサが接続
されているものとする。勿論、光導電型センサに限定さ
れるもの、ではなぐ、フォトダイオード型センサであっ
てもよく、要するにシリアル出力に変換しようとする任
意の並列入力信号であればよい。

まず、第２図に示すように、クロックパルスｃｐがシフ
トレジスタ１０４およびＦＦＩＯ３に入力し、クロック
パルスＣｐに同期しパルス幅の小さいディセイブル信号
φｄがゲート回路ＧＴ、〜ＧＴｍ＋１とアナログスイッ
チ１０５および１０Ｂに入力しているものとする。

この状態で、シフトレジスタ１０４のＳｉｎ端子に開始
パルスが入力すると、クロックパルスＣｐのタイミング
で先ず出力端子ＱｌからＨレベルが出力される。

これによって、ゲート回路ＧＴ１にＨレベルが入力する
が、この時点ではディセイブル信号φｄがＨレベルであ
るためにゲート回路ＧＴＩはＯＦＦ状態であり、したが
って、アナログスイッチＳＷｔ、および５Ｗｒ１はＯＦ
Ｆ状態のままである。また、Ｈレベルのディセイブル信
号φｄによってアナログスイッチ１０５および１０６は
ＯＮ状態となり、共通信号線１０２および共通線１０３
をリセットバイアス電圧ｖｂｔに設定する。

これと同時に、出力端子Ｑ１からＨレベルはＦＦ１０８
のセット端子Ｓに入力し、これによりＦＦ１０９の出力
端子Ｑからはチップイネーブル信号ＧＥとしてＬレベル
が出力され、トランジスタ１０７および１０８をＯＦＦ
状態にする。

続いて、ディセイブル信号φｄが立下がると、ゲート回
路ＧＴ１はＯＮ状態、アナログスイッチ１０５および１
０１３をＯＦＦ状態となる。

これによって、シフトレジスタ１０４の出力端子Ｑ１か
らのＨレベルがゲート回路ＧＴ、を通してアナログスイ
ッチＳＷｔ、および５Ｗｒ１の制御端子に入力し、これ
らアナログスイッチをＯＮ状態とする。アナログスイッ
チ５ｗｔ１がＯＮ状態となることで、信号入力端子Ｓ１
に入力されている光導電型センサの出力電圧が共通信号
線１０２に読出される。また同時にアナログスイッチ５
ＷｒｌがＯＮ状態となることで、アナログスイッチ５ｗ
ｔ１　と同等のノイズがリセットバイアス電圧ｖｂｔか
らの電圧シフトとして共通線１０３に現われる。

そして、共通信号線１０２に現われた電圧はトランジス
タ１１０を介して差動アンプ１１２に、共通線１０３に
現われた電圧はトランジスタ１１１を介して差動アンプ
１１２に各々入力し、それらの差をとることで、アナロ
グスイッチによるノイズがキャンセルされた信号入力端
子Ｓ１の第１ビツトの信号が出力される。

□続いて、シフトレジスタ１０４の出力端子Ｑ２か−ら
Ｈレベルが出力され、第１ビツトと同様に信号入力端子
Ｓ２の第２ビツトの信号が出力される。

ただし、その際、ゲート回路ＧＴ２の出力によって第：
１ビツトのアナログスイッチＳ％ｌｄ　ｌがＯＮ状態と
なり、信号入力端子Ｓ１が電圧ｖｂｔにリセットされ□
る。

□以上の動作が信号入力端子Ｓ−の第ｍビットまで順次
繰返され、光導電型センサの出力が順次シリア１ルｉこ
出力される。その際、シフトレジスタ１０４の□出力端
子Ｑ＋ｓからＨレベルが出力されると、Ｓｏｕｔ端子か
ら次段に接続されたスイッチアレイ装置のＳｉｎ端子へ
Ｈレベルが出力される。

そして最後にシフトレジスタ１０４の出力端子ＱＢ＋１
からＨレベルが出力されると、アナログスイッチＳＷｄ
ｍがＯＮ状態となり信号入力端子Ｓｓが電圧ｖｂｔにリ
セットされるとともに、ＦＦ・１０９がリセットされ、
チップイネ−ニブル信号ＧＥとして：Ｈレベルが出力さ
れ、トランジスタ１０７および１０８をＯＮ状態とする
。これによって：共通信号線、１０２・、および共通線
１０３が電圧Ｖｓｓ　　（ここでは接地１電位）に固定
され、ソースホロワのトランジスタ１１．０および１１
１がＯＦＦ状態となる。

なお、ここではデ１イ：セイブル信号φｄお、よびチッ
プイネーブル信号ＧＥによってトランジスタ１０５およ
び１０６とトランジスタ１０７および１０８とが共にＯ
Ｎ状態となる場合があるが、トランジスタ１１０および
１１１がＯＦＦ状態を維持すればよぐ、勿論、チップイ
ネーブル信号ＧＥがＨレベルの時はトランジスタ１０５
および・１：０６を常にＯＦＦ状態とするように構成し
てもよい。

第３図は、−１−配本実施例をｎ個並列に接続した光電
変換装置の概略的構成図である。

同図において、センサ部３０１には、従来例と同様に光
センサおよび電荷蓄積用コンデンサがｍ×ｎ個配列され
、各センサの出力端子が本実施例である各スイッチアレ
イ装置の信号入力端子８１〜Ｓｓに接続されている。ま
た、スイッチアレイ１１１〜＃ｎの９４ｇ端子およびＧ
ｏｍｐ端子は各々共通配線３０２Ｓおよび３０２ｃを通
して差動アンプ１１２の入力端子に接続されている。す
なわち、配列されたセンサはｎ個のブロックに分割され
、各ブロックのセンサ出力が９４ｇ端子およびＣｏｍｐ
端子から順次シリアルに差動アンプ１１２に出力される
。そして、たとえばスイッチアレイｔ１の読出し動作が
終了すると、上述したようにＳｏｕ　を端子から次段の
スイッチアレイ峠のＳｉｎ端子へＨレベルが出力され、
引続きスイッチアレイ＃２によって第２ブロツクの読出
し動作が行われる。その際、」二連したようにスイッチ
アレ・イｔ２以外のスイッチアレイのバッファ　（トラ
ンジスタ１１０および１１１）はＯＦＦ状態であるため
に、スイッチアレイｔ２の９４ｇ端子およびＣａｍｐ端
子の出力のみが他に影響されることなく差動アンプ１１
２に入力する。以下同様にして、全てのセンサ部３０１
のセンサ出力が差動アンプ１１２からシリアルに出力さ
れる。

第４図は、第３図に示す光電変換装置の概略的斜視図で
ある。

同図において、基板４０１上に光センサ４０２が配列さ
れ、各光センサ４０２から引出された個別電極を利用し
て電荷蓄積用コンデンサ４０３が構成されている。光セ
ンサ４０２およびコンデンサ４０３が第３図におけるセ
ンサ部３０１を構成している。さらに、個別電極が本実
施例であるスイッチアレイ１１１〜ｔＨにｍ本ずつ接続
されている。

第５図（Ａ）は、上記光電変換装置における配列された
光センサおよびコンデンサの一部を示す模式的平面図、
第５図（Ｂ）は、そのＡ−Ａ線断面図である。

各図において、ガラス、セラミック等の基板４０１上に
、アモルファスシリコン、ＧｄＳ等の光導電層４０４と
、コンデンサを構成するための電極４０５とが形成され
る。続いて、電極４０５」二にＳｉｎ　２．５ｉＮＨ，
Ｔａ２０３等の絶縁層４０８が形成された後、光導電層
４０４上に光センサ４０２の共通電極４０７が形成され
、また光導電層４０４および絶縁層４０６上に個別電極
４０８が形成される。なお、共通電極４０７および個別
電極４０８のギャップは、光電変換領域を大きくするた
めに、くし型に形成されている。また、電極の材料はＡ
Ｉ、　Ｃｒｉ　Ｎｏ等である。

第６図は１本実施例を用いた光電変換装置の他の例を示
す概略的回路図である。

同図において、光電変換素子部１に配列された光電変換
素子は、ここでは光導電型素子が用いられ、電荷蓄積用
コンデンサ部２は各光電変換素子に流れる光電流に対応
した電荷を蓄積する。スイッチ素子部３には、各電荷蓄
積用コンデンサ毎に二個のスイッチ素子（転送用スイッ
チ素子５およびリセッ・ト：用スイッチ素子６）が接続
され、このスイッチ素子として本実施例ではＴＦ↑（薄
膜トランジスタ）を使用している。マトリクス部４は、
スイッチ素子部３の各トランジスタのゲートのスイッチ
動作を行わせるためのものであり、各スイッチ素子から
引出されたゲート線は、ｍ木ずつｎブロックに分割され
ている。そして、各ブロックにおいて１ビツト、２ビツ
ト・・・ｍビットとして同番号ビットが共通ゲート線に
各々接続されている。

転送用スイッチ５は電荷蓄積用コンデンサに蓄積された
電荷を転送するためのものであり、リセット用スイッチ
素子６はその転送用スイッチ素子５により電荷を転送し
た後、電荷蓄積用コンデンサのリフレッシュを行う。

コンデンサ部７の各コンデンサは、ブロック毎に共通接
続された転送用スイッチ素子６に各々接′続され、スイ
ッチ素子６を通ルて転送された電荷を蓄積する。また、
光電変換・素子に駆動電圧を印加するための電源８、ス
イッチ素子５および６を動作させるためのゲートドライ
バ９、電荷蓄積用コンデンサをリセットするためのリセ
ット用スイッチ素子６に印加されたリセットバイアス１
０、コンデンサ部７に転送された電荷をシリアルに出力
するためのスイッチアレイ１１　（後述する。）、スイ
ッチアレイ１１の二個の出力端子に接続された差動増幅
器１２とを有している。

このような構成は、スイッチ素子部３のゲート駆動マト
リクス部４を、電荷蓄積用コンデンサ部２からの信号線
に交差しないように、光電変換素子部１よりも上方に配
置しているために、クロストークが少ないという効果を
有する。

上記構成において、電源８より駆動電圧が印加された光
電変換素子部１に光電流が流れ、その出力に応じた電荷
が電荷蓄積用コンデンサ部２の各コンデンサに蓄積され
る。

次いで、ゲートドライバ９によりスイッチ素子部３のゲ
ートを各ブロックにつき順次１本ずつＯＮさせ、これに
より転送用スイッチ素子５がＯＮするとともに前ビット
のリセット用スイッチ素子６がＯＮする。その結果、電
荷蓄積用コンデンサの電荷が転送用スイッチ素子５を通
してコンデンサ７に各々蓄積されるとともに、前ビット
の電荷蓄積用コンデンサがリフレッシュされる。コンデ
ンサ７の蓄積電圧は、本実施例であるスイッチアレイ１
１および差動増幅器１１２によってシリアルに出力され
る。

［発明の効果］ 以上詳細に説明したように、本発明によるスイッチアレ
イ装置は、各並列入力信号を転送する前に、この入力信
号のレベルと上記共通信号線および共通線とを、上記第
一および第二の読出し手段の入出力特性が直線性を有す
るようなバイアス電位にリセットするリセットバイアス
手段を設けたことで、共通信号線および共通線から入力
する信号に正確に対応した出力信号を上記差動手段に出
力することができる。しかも、このバイアス電位は差動
手段によって完全に消去されるために、上記並列入力信
号に正確に対応した直列出力信号を得ることができる。

また、上記第一および第二の読出し手段が電圧読出し方
式であるために、上記第一および第二のスイッチ手段の
コンダクタンスのバラツキによって読出し信号のＳ／Ｎ
値が低下・することがない。

更に、電圧読出し方式である：ことから、第一および第
二のスイッチ手段のノイズが電圧レベルのシフトとなっ
て現われ、上記差動手段によって容易にノイズの消去を
行うことができる。

、・したがって、スイッチ動作等に何ら影響されること
なく並列入力信号を直列出力信号に変換すると：とがで
き、Ｓ／Ｎ値の良好な・出力信号を得ることができる。

【図面の簡単な説明】

第１図は、本発明によるスイッチアレイ装置の一実施例
の回路図、 第２図は、本実施例の動作を説明するための波形図、 ′１３図は、上記本実施例をｎ個並列に接続した光電変
換装置の概略的構成図、 第：４図は、第３図に示す光電変換装置の概略的回路図
、 第・５図（Ａ）は、上記光電変換装置における配列され
た光センサおよびコンデンサの一部を示す模式的平面図
、第５図（Ｂ）は、そのＡ−Ａ線断面図、 第６図は、本実施例を用いた光電変換装置の他の例を示
す概略的回路図、 第７図は、従来のスイッチアレイ装置に光導電型センサ
アレイを接続した光電変換装置の一部を示す概略的回路
図である。 １０２　・・・共通信号線 １０３　・・・共通線 １０４　・・・シフトレジスタ １０５　、１０８−・・リセット用アナログスイッチ１
０７　、１０８　・・・トランジスタ１０８　・ｅ・フ
リップフロップ １１０　、１１１　φ・・バッファ用トランジスタ１１
２　・・・差動アンプ Ｓ１〜Ｓｍｅ争・信号入力端子 ＳＷｄ　１〜ＳＷｄ腸・・・リセット用アナログスイッ
チｓｗｔ　１〜ＳＷｔｍ・・・信号転送用アナログスイ
ッチＳＷｒ　１〜ＳＷｒ■・・・ア、ナログスイッチ昭
和６２年　２月　９日 特許庁長官　　黒　１）明　雄　　殿 １、事件の表示 特願昭６１−２３２８６号 ２、発明の名称 スイッチアレイ装置 ３、補正をする者 事件との関係　　特許出願人 名　称　　（１００）キャノン株式会社４、代理人 住所　東京都港区虎ノ門五丁目１３番１号虎ノ門４０森
ビル委任状及び図面 ６、補正の内容

Claims (1)

【特許請求の範囲】
1. （１）並列入力信号を直列出力信号に変換するスイッチ
   アレイ装置において、 前記並列入力信号を順次共通信号線に転 送するための第一のスイッチ手段と、該共通信号線に現
   われた入力信号を電圧として読出すための第一の読出し
   手段と、 前記第一のスイッチ手段に対応して設け られるとともに一端が共通線に接続され、各々対応する
   第一のスイッチ手段と同時に動作する第二のスイッチ手
   段と、前記共通線に現われた第二のスイッチ手段からの
   出力を電圧として読出すための第二の読出し手段と、 前記各並列入力信号を転送する前に、該 入力信号のレベルと前記共通信号線および共通線とを、
   前記第一および第二の読出し手段の入出力特性が直線性
   を有するようなバイアス電位にリセットするリセットバ
   イアス手段と、 前記第一および第二の読出し手段の各出 力を入力して、その差に対応する信号を出力する差動手
   段と、 を有することを特徴とするスイッチアレ イ装置。