JPS6218056Y2 - - Google Patents
Info
- Publication number
- JPS6218056Y2 JPS6218056Y2 JP1980078853U JP7885380U JPS6218056Y2 JP S6218056 Y2 JPS6218056 Y2 JP S6218056Y2 JP 1980078853 U JP1980078853 U JP 1980078853U JP 7885380 U JP7885380 U JP 7885380U JP S6218056 Y2 JPS6218056 Y2 JP S6218056Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- epitaxial layer
- gate region
- drain electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000002955 isolation Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】
本考案は接合型電界効果トランジスタの改良に
関する。
関する。
従来の接合型電界効果トランジスタでは第１図
に示す如く、Ｐ型半導体基板１と、Ｎ型エピタキ
シヤル層２と、エピタキシヤル層２を島領域３に
区画するP+型の分離領域４と、島領域３をソー
スおよびドレイン領域５，６に分割するP+型ゲ
ート領域７と、ソースおよびドレイン領域５，６
表面に形成されたN+型のコンタクト領域８と、
エピタキシヤル層２表面を被覆する酸化膜９と、
酸化膜９上に設けられコンタクト領域８にオーミ
ツク接触するソースおよびドレイン電極１０，１
１と、酸化膜９上に設けられゲート領域７および
分離領域４にオーミツク接触し隣接するソースお
よびドレイン領域５，６上に延在するフイールド
電極１２より構成されていた。
に示す如く、Ｐ型半導体基板１と、Ｎ型エピタキ
シヤル層２と、エピタキシヤル層２を島領域３に
区画するP+型の分離領域４と、島領域３をソー
スおよびドレイン領域５，６に分割するP+型ゲ
ート領域７と、ソースおよびドレイン領域５，６
表面に形成されたN+型のコンタクト領域８と、
エピタキシヤル層２表面を被覆する酸化膜９と、
酸化膜９上に設けられコンタクト領域８にオーミ
ツク接触するソースおよびドレイン電極１０，１
１と、酸化膜９上に設けられゲート領域７および
分離領域４にオーミツク接触し隣接するソースお
よびドレイン領域５，６上に延在するフイールド
電極１２より構成されていた。
斯るフイールド電極１２を有する接合型電界効
果トランジスタは大巾に耐圧を向上できる利点を
有する反面ゲート領域７上にフイールド電極１２
を設けるためある程度のソースドレイン電極を離
間させる必要性があり、ソースドレイン領域を接
近させた微細パターンでは適用できない欠点があ
つた。
果トランジスタは大巾に耐圧を向上できる利点を
有する反面ゲート領域７上にフイールド電極１２
を設けるためある程度のソースドレイン電極を離
間させる必要性があり、ソースドレイン領域を接
近させた微細パターンでは適用できない欠点があ
つた。
本考案は斯点に鑑みてなされ従来の欠点を除去
する接合型電界効果トランジスタを提供するもの
であり、第２図を参照して本考案の一実施例を詳
述する。
する接合型電界効果トランジスタを提供するもの
であり、第２図を参照して本考案の一実施例を詳
述する。
本考案に依る接合型電界効果トランジスタはＰ
型シリコン半導体基板２１と、Ｎ型エピタキシヤ
ル層２２と、エピタキシヤル層２２を島領域２３
に区画するP+型の分離領域２４と、島領域２３
をソースおよびドレイン領域２５，２６に分割す
るP+型ゲート領域２７と、ソースおよびドレイ
ン領域２５，２６の表面に形成されたN+型のコ
ンタクト領域２８と、エピタキシヤル層２２表面
を被覆する第１層目の酸化膜２９と、酸化膜２９
上に設けられコンクタト領域２８にオーミツク接
触するソースおよびドレイン電極３０，３１とを
備えている。
型シリコン半導体基板２１と、Ｎ型エピタキシヤ
ル層２２と、エピタキシヤル層２２を島領域２３
に区画するP+型の分離領域２４と、島領域２３
をソースおよびドレイン領域２５，２６に分割す
るP+型ゲート領域２７と、ソースおよびドレイ
ン領域２５，２６の表面に形成されたN+型のコ
ンタクト領域２８と、エピタキシヤル層２２表面
を被覆する第１層目の酸化膜２９と、酸化膜２９
上に設けられコンクタト領域２８にオーミツク接
触するソースおよびドレイン電極３０，３１とを
備えている。
本考案の特徴はソースおよびドレイン電極３
０，３１を被覆する様に第１層目の酸化膜２９上
にポリイミドあるいはシリコン窒化膜より成る第
２層絶縁膜３２を設け、この絶縁膜３２上にアル
ミニウムまたはポリシリコンから成るフイールド
電極３３を設けることにある。このフイールド電
極３３は第２図の如く前記ソースおよびドレイン
電極３０，３１と極めて近接してゲート領域２７
およびゲート領域２７近傍のエピタキシヤル層２
２を覆う様に絶縁膜３２上に設け、更に分離領域
２４にオーミツク接触し分離領域２４から島領域
２３側に延在する様に絶縁膜３２上に設ける。こ
の両者のフイールド電極３３は絶縁膜３２上で接
続されるので分離領域２４と接続される。またゲ
ート領域２７はその両端を分離領域２４と重畳し
て拡散されるためゲート領域２７と分離領域２４
は接続されているのでゲート領域２７とフイール
ド電極３３とを直接接続しなくても良い。
０，３１を被覆する様に第１層目の酸化膜２９上
にポリイミドあるいはシリコン窒化膜より成る第
２層絶縁膜３２を設け、この絶縁膜３２上にアル
ミニウムまたはポリシリコンから成るフイールド
電極３３を設けることにある。このフイールド電
極３３は第２図の如く前記ソースおよびドレイン
電極３０，３１と極めて近接してゲート領域２７
およびゲート領域２７近傍のエピタキシヤル層２
２を覆う様に絶縁膜３２上に設け、更に分離領域
２４にオーミツク接触し分離領域２４から島領域
２３側に延在する様に絶縁膜３２上に設ける。こ
の両者のフイールド電極３３は絶縁膜３２上で接
続されるので分離領域２４と接続される。またゲ
ート領域２７はその両端を分離領域２４と重畳し
て拡散されるためゲート領域２７と分離領域２４
は接続されているのでゲート領域２７とフイール
ド電極３３とを直接接続しなくても良い。
斯上の如く本考案に依ればフイールド電極３３
は多層構造を採用するためソースおよびドレイン
電極３０，３１と極めて近接でき更にはオーバー
ラツプできるのでソースおよびドレイン領域２
５，２６を大巾に接近できる。この結果チヤンネ
ル長の短かい且つチヤンネル巾の長い微細パター
ンを有する高Gm接合型電界効果トランジスタの
高耐圧化が実現できる。
は多層構造を採用するためソースおよびドレイン
電極３０，３１と極めて近接でき更にはオーバー
ラツプできるのでソースおよびドレイン領域２
５，２６を大巾に接近できる。この結果チヤンネ
ル長の短かい且つチヤンネル巾の長い微細パター
ンを有する高Gm接合型電界効果トランジスタの
高耐圧化が実現できる。
第１図は従来例を説明する断面図、第２図は本
考案を説明する断面図である。 主な図番の説明、２１は半導体基板、２３は島
領域、２４は分離領域、２５，２６はソースドレ
イン領域、２７はゲート領域、３０，３１はソー
スドレイン電極、３３はフイールド電極である。
考案を説明する断面図である。 主な図番の説明、２１は半導体基板、２３は島
領域、２４は分離領域、２５，２６はソースドレ
イン領域、２７はゲート領域、３０，３１はソー
スドレイン電極、３３はフイールド電極である。
Claims (1)
- 一導電型の半導体基板と逆導電型のエピタキシ
ヤル層と該エピタキシヤル層を貫通し且つ島領域
を区画する一導電型の分離領域と前記エピタキシ
ヤル層に拡散され前記島領域をソースおよびドレ
イン領域に分割するゲート領域と前記ソースおよ
びドレイン領域に第１層絶縁膜を介してオーミツ
ク接触するソースおよびドレイン電極とを具備す
る接合型電界効果トランジスタに於いて、前記ソ
ースおよびドレイン電極を被覆する第２層絶縁膜
上に前記ソースおよびドレイン電極と極めて近接
して前記ゲート領域近傍のエピタキシヤル層を被
覆する様にフイールド電極を設け該フイールド電
極と前記ゲート領域およびまたは前記分離領域と
を接続することを特徴とする接合型電界効果トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980078853U JPS6218056Y2 (ja) | 1980-06-05 | 1980-06-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980078853U JPS6218056Y2 (ja) | 1980-06-05 | 1980-06-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS572672U JPS572672U (ja) | 1982-01-08 |
| JPS6218056Y2 true JPS6218056Y2 (ja) | 1987-05-09 |
Family
ID=29441356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980078853U Expired JPS6218056Y2 (ja) | 1980-06-05 | 1980-06-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218056Y2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50151071A (ja) * | 1974-05-24 | 1975-12-04 | ||
| JPS5147371A (ja) * | 1974-10-21 | 1976-04-22 | Fujitsu Ltd | Handotaisochi |
| JPS54150981A (en) * | 1978-05-18 | 1979-11-27 | Matsushita Electric Ind Co Ltd | Junction-type field effect transistor |
-
1980
- 1980-06-05 JP JP1980078853U patent/JPS6218056Y2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50151071A (ja) * | 1974-05-24 | 1975-12-04 | ||
| JPS5147371A (ja) * | 1974-10-21 | 1976-04-22 | Fujitsu Ltd | Handotaisochi |
| JPS54150981A (en) * | 1978-05-18 | 1979-11-27 | Matsushita Electric Ind Co Ltd | Junction-type field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS572672U (ja) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2635828B2 (ja) | 半導体装置 | |
| US5381031A (en) | Semiconductor device with reduced high voltage termination area and high breakdown voltage | |
| JP2599493B2 (ja) | 半導体装置 | |
| JPS6159666B2 (ja) | ||
| JPS6218056Y2 (ja) | ||
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JP3137840B2 (ja) | 半導体装置 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| JP3217488B2 (ja) | 高耐圧半導体装置 | |
| JPH0241456U (ja) | ||
| JPH0527996B2 (ja) | ||
| JPH0669508A (ja) | 二重拡散型の電界効果トランジスタ | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JPS61188367U (ja) | ||
| KR950010138A (ko) | 엠엔오에스(mnos)형 반도체장치 | |
| JP3364541B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタ | |
| JPH0567054B2 (ja) | ||
| JPH034027Y2 (ja) | ||
| JP3385835B2 (ja) | 誘電体分離型半導体装置 | |
| JPH088356B2 (ja) | 縦型電界効果トランジスタ | |
| JPS6298777A (ja) | 電界効果半導体装置 | |
| JPWO2021130592A5 (ja) | 半導体装置 | |
| JPH04251979A (ja) | 高耐圧トランジスタ | |
| JPS5858747A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH058588B2 (ja) |