JPS6218052Y2 - - Google Patents

Info

Publication number
JPS6218052Y2
JPS6218052Y2 JP19458782U JP19458782U JPS6218052Y2 JP S6218052 Y2 JPS6218052 Y2 JP S6218052Y2 JP 19458782 U JP19458782 U JP 19458782U JP 19458782 U JP19458782 U JP 19458782U JP S6218052 Y2 JPS6218052 Y2 JP S6218052Y2
Authority
JP
Japan
Prior art keywords
resin
sealed
chip
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19458782U
Other languages
English (en)
Other versions
JPS5998650U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1982194587U priority Critical patent/JPS5998650U/ja
Publication of JPS5998650U publication Critical patent/JPS5998650U/ja
Application granted granted Critical
Publication of JPS6218052Y2 publication Critical patent/JPS6218052Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 本考案はリードフレームに回路素子を組み込み
混成集積回路を形成した樹脂封止型モジユールに
関する。
通常、樹脂封止型モジユールはリードフレーム
のタブに半導体素子（チツプ）のみをマウントし
てモールドされていた。一方、混成集積回路は普
通セラミツク基板或いはプリント基板等に形成さ
れていた。しかし、セラミツク基板は高価である
為、製造原価を低減する上で不適当であり、リー
ドフレームに混成集積回路を組み込むことが考え
られた。しかし、リードフレームにチツプ状回路
素子を組み込まれた形状の場合、樹脂モールド時
にリードフレームから回路素子が剥れて不良の発
生する欠点があつた。
本考案は上述に鑑みなされたものであつて、リ
ードフレームに組み込まれた回路素子が樹脂封止
時に容易に脱落しないようになされた構造を有す
る樹脂封止型モジユールを提供することを目的と
する。
更にまた、リードフレームに混成集積回路を形
成して樹脂で封止した安価な樹脂封止型モジユー
ルを提供することを目的とする。
以下、本考案の樹脂封止型モジユールに就いて
図面に基づき説明する。第１図は本考案の樹脂封
止型モジユールの斜視図である。１は樹脂封止
体、２はリード、３は樹脂封止体に開口された開
口部、４は高周波コイルである。また、本考案の
樹脂封止型モジユールは樹脂封止体１の開口部３
に高周波コイル４が取り付けられている事から明
らかなようにリードフレームに多用性のある回路
素子を形成するものである。
さて、第２図は回路素子が配列されたリードフ
レームの１例を示す平面図である。リードフレー
ムは外枠５から複数のリード２が延びている。そ
のリード間に架設される如くチツプ状素子が接着
されている。６はタブであり、タブリード７によ
つて支持されている。１０はダムであり、リード
２を支持している。１１はガイド孔である。樹脂
によつてモールドされる樹脂封止体１の範囲を一
点鎖線で示した。C1〜C8はチツプコンデンサ、
L1は高周波コイル、L2はチツプコイルである。
高周波コイルL1は樹脂封止後に樹脂封止体に形
成された開口部３内に挿入して電極をリード部の
舌片に接続する。
先ず、リードフレームのリード２１はその舌片
２２にチツプコンデンサC1の一電極が接続さ
れ、その先端２３がワイヤー８によつてチツプ９
に接続されている。リード２４の舌片の一端２５
にはチツプコンデンサC1の他の電極が接続さ
れ、他端２６にチツプコンデンサC2の一電極が
接続される。また、リード２７の舌片の一端２８
がチツプコンデンサC2の一電極に接続され、他
端２９がチツプコンデンサC3の一電極に接続さ
れる。更にまた、リード２10の舌片の一端２11が
チツプコンデンサC3の他の電極に接続され、リ
ード２10の先端２12はワイヤー８によつて半導体
集積回路のチツプ９に接続される。このようにチ
ツプ状回路素子がリード間に架設状に接続され
る。他のチツプ状素子が同様にリードフレームに
組み込まれる。
第３図は架設状に被着されたチツプコンデンサ
の拡大された図である。チツプコンデンサＣはリ
ード２の夫々の舌片２ａにチツプコンデンサＣの
電極が半田或いは導電性ペーストによつて固定さ
れた後、熱硬化性樹脂或いは低融点ガラス１３等
の溶融ガラス等によつてチツプコンデンサとそれ
を支持するリードが強固に固設されている。
第４図は連続的にチツプ状素子がリード間に架
設状に被着された状態を示す斜視図である。４本
のリード２の夫々に架設状にチツプコンデンサ
C1〜C3が半田等により被着されている。そし
て、第３図に示したように樹脂等によりチツプコ
ンデンサとそれを支持するリードを強固に固着す
る。リード２の一部はワイヤー８によつてチツプ
９に接続されている。
本考案の樹脂封止型モジユールはリードフレー
ムにチツプ状素子が半田等によつて接着され、タ
ブ６に半導体集積回路素子９がマウントされワイ
ヤーボンデイングされる。その後、ワイヤー８の
樹脂止時、或いは樹脂の熱膨張により熱応力によ
るワイヤー８の断線防止の為の樹脂被覆を施すと
共に、チツプ状素子とその支持されたリードとを
樹脂或いは低融点ガラス等の被覆材を塗布して強
固に保護する。この工程では半導体集積回路９を
除き、リードフレームに被着された総てのチツプ
状回路素子に同時に樹脂等の被覆材が塗布され
る。そして、チツプ状回路素子とそれらを支持す
るリードが強固に固定される。この工程が終了し
た後に、このリードフレームを所定の金型に装着
して金型内に樹脂が注入され、樹脂封止型モジユ
ールが形成される。樹脂封止工程終了後に可変コ
イルL1が開口部３内に挿入され、開口部３の壁
面から突出したリードの舌片にその電極が半田等
によつて接続され、このようにしてリードフレー
ムに混成集積回路が形成される。無論チツプ状コ
イルL2もチツプコンデンサと同様にリードフレ
ームに固定できる。
上述の如く本考案の樹脂封止型モジユールはリ
ードフレームに回路素子或いは部品が形成された
混成集積回路であり、回路素子がリードフレーム
に形成される為に樹脂注入時の圧力に耐え得る程
度に電子部品が強固に固定される必要があり、導
電ペーストにより接着或いは半田付け後に樹脂や
低融点ガラス等の被覆材によつて固定される。そ
の上で、リードフレームが装着された金型内に樹
脂が注入され樹脂封止された混成集積回路が形成
される。
斯種の如く本考案の樹脂封止型モジユールはリ
ードフレームに半田等によつて接着された回路素
子を樹脂等により被覆固定し樹脂で封止した構造
となつており、金型に樹脂を注入するときの回路
素子の剥れ事故を減少させることができる効果を
有する。依つて、リードフレームに信頼性の高い
混成集積回路を組み込むことを可能とし、種々の
樹脂封止型モジユールの形成が可能となつた。
【図面の簡単な説明】
第１図は本考案に係る樹脂封止型モジユールの
外観の一実施例を示す斜視図、第２図はリードフ
レームに回路素子等が配置された一例を示す平面
図、第３図はリードフレームにチツプ状部品が取
り付けられた状態を示す斜視図、第４図はチツプ
状部品がリードフレームに取り付けられた状態を
示す一部切欠き斜視図。 １：樹脂体、２：リード、３：開口部、４：高
周波コイル、５：外枠、６：タブ、７：タブリー
ド、８：ワイヤー、９：半導体素子、１０：ダ
ム、１１：ガイド孔、１２：半田、１３：樹脂等
の被覆材。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) リードフレームに複数の回路素子が組み込ま
    れ樹脂封止された混成集積回路からなる樹脂封
    止型モジユールに於て、リード間に架設して回
    路素子が組み込まれ、該回路素子と該回路素子
    を支持するリード部が樹脂或いは溶融ガラス等
    の被覆材によつて被覆固定されて樹脂封止され
    てなる混成集積回路が形成されたことを特徴と
    する樹脂封止型モジユール。 (2) 回路素子の一電極が一つのリードに接続さ
    れ、且つ該回路素子の他の電極が別のリードに
    接続されて架設状に接続された実用新案登録請
    求の範囲第１項記載の樹脂封止型モジユール。 (3) 回路素子がチツプ状のものである実用新案登
    録請求の第１項乃至第２項記載の樹脂封止型モ
    ジユール。
JP1982194587U 1982-12-22 1982-12-22 樹脂封止型モジユ−ル Granted JPS5998650U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982194587U JPS5998650U (ja) 1982-12-22 1982-12-22 樹脂封止型モジユ−ル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982194587U JPS5998650U (ja) 1982-12-22 1982-12-22 樹脂封止型モジユ−ル

Publications (2)

Publication Number Publication Date
JPS5998650U JPS5998650U (ja) 1984-07-04
JPS6218052Y2 true JPS6218052Y2 (ja) 1987-05-09

Family

ID=30418200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982194587U Granted JPS5998650U (ja) 1982-12-22 1982-12-22 樹脂封止型モジユ−ル

Country Status (1)

Country Link
JP (1) JPS5998650U (ja)

Also Published As

Publication number Publication date
JPS5998650U (ja) 1984-07-04

Similar Documents

Publication Publication Date Title
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
KR100260102B1 (ko) 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPS6218052Y2 (ja)
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JP2591152Y2 (ja) 電子部品実装回路基板
JPS63213936A (ja) 混成集積回路装置の製造方法
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
JP2663986B2 (ja) 高集積度半導体装置
JPH0447949Y2 (ja)
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
US20040021219A1 (en) Method of mounting integrated circuit die in a package using a solder preform having isolatable portions
JP3405718B2 (ja) 半導体装置
JPS635254Y2 (ja)
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH0287654A (ja) 表面実装型半導体装置
JPH0281460A (ja) Ｉｃチップ
JPH0714941A (ja) 半導体装置
JPS63265418A (ja) ヒューズ付きチップ状固体電解コンデンサおよび製造方法
JPH0536300Y2 (ja)
JPS59204265A (ja) 混成集積回路の製造方法
JPS6132558A (ja) 半導体装置
KR19990033645A (ko) 피시비 패키지 및 그의 제조방법
JPH1074861A (ja) 半導体装置