JPS62179735A - 電子回路チツプ - Google Patents
電子回路チツプInfo
- Publication number
- JPS62179735A JPS62179735A JP2328986A JP2328986A JPS62179735A JP S62179735 A JPS62179735 A JP S62179735A JP 2328986 A JP2328986 A JP 2328986A JP 2328986 A JP2328986 A JP 2328986A JP S62179735 A JPS62179735 A JP S62179735A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- connection terminals
- wirings
- parallel
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は電子回路チップに係り、特にチップ上に複数個
の接続端子を有する電子回路チップに関する。
の接続端子を有する電子回路チップに関する。
［従来技術］
搭載素子の高密度化に伴ない、ＩＣチップ等の電子回路
チップの接続端子数は増大する傾向があり、第３図に示
したように、従来の電子回路チップの接続端子８は半導
体チップ７上の各辺に並設されていた。
チップの接続端子数は増大する傾向があり、第３図に示
したように、従来の電子回路チップの接続端子８は半導
体チップ７上の各辺に並設されていた。
［発明が解決しようとする問題点］
しかしながら、上記の構成では、接続端子数は増加する
ものの、各辺の接続端子から引き出し配線を取り出すた
めに、複数のチップを近接して並設することができず、
また各辺からの引き出し配線と接続された、外部接続配
線の長さが各々異なる為に浮遊容量のばらつきが生じ、
回路特性が一定にならない問題点があった。
ものの、各辺の接続端子から引き出し配線を取り出すた
めに、複数のチップを近接して並設することができず、
また各辺からの引き出し配線と接続された、外部接続配
線の長さが各々異なる為に浮遊容量のばらつきが生じ、
回路特性が一定にならない問題点があった。
［問題点を解決するための手段１
上記の問題点は、チップ上に複数個の接続端子を有する
電子回路チップにおいて、 前記接続端子を前記チップ上の相対する二辺に並設した
ことを特徴とする本発明の電子回路チップによって解決
される。
電子回路チップにおいて、 前記接続端子を前記チップ上の相対する二辺に並設した
ことを特徴とする本発明の電子回路チップによって解決
される。
［作用］
本発明は、電子回路チップの接続端子を相対する二辺に
並設し、外部接続配線をこれらの二辺に対応して並設さ
せることにより、外部接続配線の長さをほぼ同じものと
し、浮遊容量のばらつきを抑え、チップを高密度に並設
することを可能にするものである。
並設し、外部接続配線をこれらの二辺に対応して並設さ
せることにより、外部接続配線の長さをほぼ同じものと
し、浮遊容量のばらつきを抑え、チップを高密度に並設
することを可能にするものである。
また、本発明の電子回路チップの相対する二辺に設けた
接続端子を必要に応じて、千鳥状に配置することにより
、接続端子の増加に対応することができる。
接続端子を必要に応じて、千鳥状に配置することにより
、接続端子の増加に対応することができる。
［実施例］
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の電子回路チップの一実施例を示す平面
図である。
図である。
第１図（ＩＬ）は一方の辺に設けられた接続端子の数と
、相対する他方の辺に設けられた接続端子の数がほぼ等
しい場合の例である。
、相対する他方の辺に設けられた接続端子の数がほぼ等
しい場合の例である。
第１図（ａ）において、半導体チップｌ上の一辺には接
続端子２が並設され、この辺と対向する辺には接続端子
３が並設される。接続端子２，３は、引き出し配線によ
って、外部接続配線と接続される。接続方法は例えば、
ワイヤポンディング法によって行われる。
続端子２が並設され、この辺と対向する辺には接続端子
３が並設される。接続端子２，３は、引き出し配線によ
って、外部接続配線と接続される。接続方法は例えば、
ワイヤポンディング法によって行われる。
第１図（ｂ）は接続端子２の数よりも接続端子３の数の
方が多い場合の例である。
方が多い場合の例である。
第１図（ｂ）において、接続端子３は一列に設けられ、
千鳥状に配置される。この構成を取ることにより、第１
図（ａ）の接続端子３の数を倍以上に配設することがで
きる。
千鳥状に配置される。この構成を取ることにより、第１
図（ａ）の接続端子３の数を倍以上に配設することがで
きる。
第２図は本発明の電子回路チップを用いたラインセンサ
の斜視図である。
の斜視図である。
第２図において、基板５上には光電変換素子等のセンサ
素子４が一列に配設されている。これらのセンサ素子４
は外部接続配線６を介して、増幅器、シフトレジスタ等
を搭載した半導体チップｌの接続端子３と接続され、接
続端子２から信号が出力される０本発明においては半導
体チップｌの並び方向と垂直な方向の辺には接続端子を
設けないので、センサ素子４に対応して、各半導体チッ
プｌを近接して並設することができる。
素子４が一列に配設されている。これらのセンサ素子４
は外部接続配線６を介して、増幅器、シフトレジスタ等
を搭載した半導体チップｌの接続端子３と接続され、接
続端子２から信号が出力される０本発明においては半導
体チップｌの並び方向と垂直な方向の辺には接続端子を
設けないので、センサ素子４に対応して、各半導体チッ
プｌを近接して並設することができる。
［発明の効果］
以上詳細に説明したように１本発明の電子回路チップに
よれば、接続端子を相対する二辺に並設し、外部接続配
線をこれらの二辺に対応して並設させることにより、外
部接続配線の長さをほぼ同じものとし、浮遊容量のばら
つきを抑え、チップを高密度に並設することができる。
よれば、接続端子を相対する二辺に並設し、外部接続配
線をこれらの二辺に対応して並設させることにより、外
部接続配線の長さをほぼ同じものとし、浮遊容量のばら
つきを抑え、チップを高密度に並設することができる。
また、本発明の電子回路チップの相対する二辺に設けた
接続端子を必要に応じて、千鳥状に配置することにより
、接続端子の増加に対応することができる。
接続端子を必要に応じて、千鳥状に配置することにより
、接続端子の増加に対応することができる。
第１図（ａ）、（ｂ）は本発明の電子回路チップの一実
施例を示す平面図である。 第２図は本発明の電子回路チップを用いたラインセンサ
の斜視図である。 第３図は従来の電子回路チップを示す平面図である。 １．７・・・・・半導体チップ ２．３，８・・・・・接続端子 ４・・・・・・苓ンサ素子 ５・・・・・・基板 ６・・・・・・外部接続配線 代理人 弁理士 山 下 積 平 第１図 （ｂ） 第３図
施例を示す平面図である。 第２図は本発明の電子回路チップを用いたラインセンサ
の斜視図である。 第３図は従来の電子回路チップを示す平面図である。 １．７・・・・・半導体チップ ２．３，８・・・・・接続端子 ４・・・・・・苓ンサ素子 ５・・・・・・基板 ６・・・・・・外部接続配線 代理人 弁理士 山 下 積 平 第１図 （ｂ） 第３図
Claims (2)
- （１）チップ上に複数個の接続端子を有する電子回路チ
ップにおいて、 前記接続端子を前記チップ上の相対する二辺に並設した
ことを特徴とする電子回路チップ。 - （２）少なくとも一方の辺に設けた接続端子を千鳥状の
配置とした特許請求の範囲第１項記載の電子回路チップ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328986A JPS62179735A (ja) | 1986-02-04 | 1986-02-04 | 電子回路チツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2328986A JPS62179735A (ja) | 1986-02-04 | 1986-02-04 | 電子回路チツプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179735A true JPS62179735A (ja) | 1987-08-06 |
Family
ID=12106443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2328986A Pending JPS62179735A (ja) | 1986-02-04 | 1986-02-04 | 電子回路チツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422283A (en) * | 1987-07-18 | 1989-01-25 | Hirose Mfg Co Ltd | Bobbin engaging structure |
-
1986
- 1986-02-04 JP JP2328986A patent/JPS62179735A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422283A (en) * | 1987-07-18 | 1989-01-25 | Hirose Mfg Co Ltd | Bobbin engaging structure |
| JPH0251634B2 (ja) * | 1987-07-18 | 1990-11-08 | Hirose Mfg Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2603636B2 (ja) | 半導体装置 | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JPS61117858A (ja) | 半導体装置 | |
| US5324985A (en) | Packaged semiconductor device | |
| US6555923B2 (en) | Semiconductor chip having pads with plural junctions for different assembly methods | |
| JPS62179735A (ja) | 電子回路チツプ | |
| KR100359591B1 (ko) | 반도체 장치 | |
| JPH04246851A (ja) | マスタースライス型半導体集積回路装置 | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPH0216791A (ja) | 混成集積回路装置 | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JP2555991B2 (ja) | パッケージ | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH0348449A (ja) | ｉｃパツケージ | |
| JPH03225697A (ja) | 半導体集積回路 | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JPS5915500Y2 (ja) | 半導体記憶装置 | |
| JPS6325948A (ja) | マスタ−スライス方式半導体装置 | |
| JP2713876B2 (ja) | 半導体装置 | |
| JPS62179736A (ja) | 接続端子 | |
| JPH04188865A (ja) | 半導体集積回路 | |
| JPH02194548A (ja) | Ｅｃｌ半導体集積回路装置 | |
| JPH02224366A (ja) | 半導体集積回路 | |
| JPH10209369A (ja) | 半導体集積回路の実装方法 |