JPS62179663U - - Google Patents
Info
- Publication number
- JPS62179663U JPS62179663U JP6418686U JP6418686U JPS62179663U JP S62179663 U JPS62179663 U JP S62179663U JP 6418686 U JP6418686 U JP 6418686U JP 6418686 U JP6418686 U JP 6418686U JP S62179663 U JPS62179663 U JP S62179663U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control device
- making
- bank
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
Description
第１図は本考案のメモリ拡張制御装置の一実施
例を示す図、第２図は第１図のメモリ拡張制御装
置を用いたシステムの構成図、第３図はメモリ空
間利用手順図、第４図は従来のメモリ選択制御装
置を示す図、第５図は第４図のメモリ選択制御装
置を用いたシステムの構成図である。 １……ＣＰＵ（中央処理装置）、２……キーボ
ードＣＲＴ、３……キーボードＣＲＴ制御部、４
……プロセス入出力装置、５……外部記憶装置、
６……外部記憶装置制御部、７……共通バンクメ
モリ、８……メモリ拡張制御装置、９……仮想空
間メモリ、１０……Ｉ／Ｏアドレスデコーダ回路
、１１……ＡＮＤ回路、１２……アドレス設定記
憶器駆動回路、１３……アドレス設定記憶器、１
４……メモリアドレスデコード回路、１６……バ
ツフアー、Ｍ１〜Ｍｎ……バンク１〜ｎメモリ。
例を示す図、第２図は第１図のメモリ拡張制御装
置を用いたシステムの構成図、第３図はメモリ空
間利用手順図、第４図は従来のメモリ選択制御装
置を示す図、第５図は第４図のメモリ選択制御装
置を用いたシステムの構成図である。 １……ＣＰＵ（中央処理装置）、２……キーボ
ードＣＲＴ、３……キーボードＣＲＴ制御部、４
……プロセス入出力装置、５……外部記憶装置、
６……外部記憶装置制御部、７……共通バンクメ
モリ、８……メモリ拡張制御装置、９……仮想空
間メモリ、１０……Ｉ／Ｏアドレスデコーダ回路
、１１……ＡＮＤ回路、１２……アドレス設定記
憶器駆動回路、１３……アドレス設定記憶器、１
４……メモリアドレスデコード回路、１６……バ
ツフアー、Ｍ１〜Ｍｎ……バンク１〜ｎメモリ。
Claims (1)
- Ｉ／Ｏコマンドで書替え可能なアドレス設定記
憶器を備え、オンラインでメモリ割付アドレスを
変更可能にし、１バンク分のメモリで複数バンク
の仮想空間を利用可能とすることを特徴とするメ
モリ拡張制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6418686U JPS62179663U (ja) | 1986-04-30 | 1986-04-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6418686U JPS62179663U (ja) | 1986-04-30 | 1986-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62179663U true JPS62179663U (ja) | 1987-11-14 |
Family
ID=30900116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6418686U Pending JPS62179663U (ja) | 1986-04-30 | 1986-04-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62179663U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110089A (ja) * | 1982-12-15 | 1984-06-25 | Toshiba Corp | 分割セグメント管理方式 |
| JPS6095656A (ja) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | 仮想空間の拡張方式 |
| JPS6134643A (ja) * | 1984-07-27 | 1986-02-18 | Fujitsu Ltd | バツフア制御方式 |
-
1986
- 1986-04-30 JP JP6418686U patent/JPS62179663U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59110089A (ja) * | 1982-12-15 | 1984-06-25 | Toshiba Corp | 分割セグメント管理方式 |
| JPS6095656A (ja) * | 1983-10-28 | 1985-05-29 | Fujitsu Ltd | 仮想空間の拡張方式 |
| JPS6134643A (ja) * | 1984-07-27 | 1986-02-18 | Fujitsu Ltd | バツフア制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63188247A (ja) | メモリ・アクセス装置 | |
| JPS6034648U (ja) | マイクロコンピユータにおけるメモリ・ページング・システム | |
| JPS62179663U (ja) | ||
| JPS6228850A (ja) | メモリアドレスマツピング機構 | |
| JPS6349772Y2 (ja) | ||
| JPS63107042U (ja) | ||
| JPH0358743U (ja) | ||
| JPS6349771Y2 (ja) | ||
| JPH0246245U (ja) | ||
| JPS59206924A (ja) | 入出力制御装置 | |
| JPS6316334U (ja) | ||
| JPH0296697U (ja) | ||
| JPS61150047A (ja) | 遠方監視制御装置 | |
| JPH0276400U (ja) | ||
| JPH0341349U (ja) | ||
| JPH01119228U (ja) | ||
| JPH0393945U (ja) | ||
| JPS63139651U (ja) | ||
| JPS6381397U (ja) | ||
| JPS5836380B2 (ja) | マルチプロセツサ・システムにおけるダイレクト・メモリ・アクセス方式 | |
| JPH02100154A (ja) | 仮想記憶のアドレス変換装置 | |
| JPS6320247U (ja) | ||
| JPS6335139U (ja) | ||
| JPS61192352U (ja) | ||
| JPS63163543U (ja) |