JPS6452076U - - Google Patents
Info
- Publication number
- JPS6452076U JPS6452076U JP14256287U JP14256287U JPS6452076U JP S6452076 U JPS6452076 U JP S6452076U JP 14256287 U JP14256287 U JP 14256287U JP 14256287 U JP14256287 U JP 14256287U JP S6452076 U JPS6452076 U JP S6452076U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- drawing address
- frame memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Image Generation (AREA)
Description
第１図は本考案の実施例１のブロツク図、第２
図は実施例２のブロツク図、第３図は従来のブロ
ツク図である。 １……ＣＰＵ、２……特殊メモリ、３……フレ
ーム・メモリ制御部、４……フレーム・メモリ、
５……特殊メモリ、６……バンク・レジスタ、７
……メモリ。
図は実施例２のブロツク図、第３図は従来のブロ
ツク図である。 １……ＣＰＵ、２……特殊メモリ、３……フレ
ーム・メモリ制御部、４……フレーム・メモリ、
５……特殊メモリ、６……バンク・レジスタ、７
……メモリ。
Claims (1)
- ＣＰＵと、ＣＰＵが演算時に使用するメモリと
フレーム・メモリとを有し、ＣＰＵが描画アドレ
スを計算したときに使用した描画アドレスを記憶
しているメモリよりフレーム・メモリに対し、直
接、描画アドレスを出力することを特徴とする描
画制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14256287U JPS6452076U (ja) | 1987-09-18 | 1987-09-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14256287U JPS6452076U (ja) | 1987-09-18 | 1987-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6452076U true JPS6452076U (ja) | 1989-03-30 |
Family
ID=31408627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14256287U Pending JPS6452076U (ja) | 1987-09-18 | 1987-09-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6452076U (ja) |
-
1987
- 1987-09-18 JP JP14256287U patent/JPS6452076U/ja active Pending