JPS6217839Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はミユーテイング機能を備えた電子楽器
の改良に関する。

従来におけるミユーテイング機能を備えた電子
楽器は、キースイツチ回路の後段において楽音信
号を検出し、ゲート回路へゲート制御信号を出力
するゲート制御回路と、そのゲート制御信号を受
けて、キースイツチ回路からの楽音信号を通過さ
せるためにゲートを開いたり、楽音信号が無い場
合の雑音を通過させないためにゲートを閉じたり
するゲート回路とを必ず有しており、そのゲート
回路の入力側と出力側との時定数の違いにより、
電源投入後においてゲートが閉じていると、その
両側に電位差を生じ、その電位差が存在している
時にキースイツチが押されると、ゲート制御回路
が働き、閉じていたゲートが開放され、その電位
差のために急激な電流変化が生じ、かなり大きな
雑音がスピーカより放出されることになり、不快
な音となつていた。

本考案の目的は、上述したような電源投入時に
おける不快な音を除去することにある。

以下、図面を参照して本考案の一実施例を説明
する。

音源１からは複数種類の楽音信号がその種類毎
に出力され、その種類数と同数のキースイツチよ
りなるキースイツチ回路２に接続され、そのキー
スイツチ回路２により楽音信号が選択され、その
出力が後段のフイルタ回路３に伝えられる。フイ
ルタ回路３の出力端子は抵抗４とコンデンサ５と
の並列回路を介して接地されるとともに、コンデ
ンサ６，抵抗７を介してトランジスタ８のベース
に接続されている。コンデンサ６と抵抗７との接
続点は抵抗９を介して接地されるとともに、抵抗
１０，抵抗１１を介して負電源に接続されてい
る。トランジスタ８のベースとエミツタとの間に
はコンデンサ１２が接続され、コレクタは接地さ
れ、エミツタは抵抗１３，抵抗１１を介して負電
源に接続されるとともに、コンデンサ１４を介し
てミユーテイング用ゲート回路２０に接続されて
いる。このミユーテイング用ゲート回路２０の構
成は次の通りである。電界効果形トランジスタ２
１（以下FETと称す）のドレイン端子を入力端
子とし、そのドレイン端子は抵抗２２を介して接
地され、ゲート端子は抵抗２３を介して接地され
るとともに、コンデンサ２４と抵抗１１とを介し
て負電源に接続されている。FET２１のソース
端子は抵抗２５を介して接地されており、このソ
ース端子がミユーテイング用ゲート回路２０の出
力端子となつている。このミユーテイング用ゲー
ト回路２０の出力端子はコンデンサ３１を介して
オペアンプ３２の反転入力端子Ｐ２に接続されて
いる。オペアンプ３２の位相補償用端子Ｐ１は抵
抗３３を介して接地されるとともに、コンデンサ
３４を介して反転入力端子Ｐ２に接続され、非反
転入力端子Ｐ３は抵抗３５と可変抵抗３６を介し
て出力端子Ｐ６に接続されている。またオペアン
プ３２の負電源端子Ｐ４は抵抗１１を介して負電
源に接続され、位相補償用端子Ｐ５はコンデンサ
３７と抵抗１１を介して負電源に接続されるとと
もに、抵抗３８を介して反転入力端子Ｐ２に接続
されている。更にオペアンプ３２の正電源端子Ｐ
７は接地され、出力端子Ｐ６は増幅器３９を介し
てニーレバー切換スイツチ４０の入力端子に接続
されている。このニーレバー切換スイツチ４０は
ニーレバーの有効と無効とを切換えるスイツチ
で、本考案の電子楽器のトーンパネルもしくは拍
子木に設けられている。そのニーレバー切換スイ
ツチ４０の出力端子の一端は直接スピーカ４１に
接続されるとともに、ニーレバーのポテンシヨ４
２を介して接地され、他端はポテンシヨ４２の摺
動端子に接続されている。またコンデンサ４３と
抵抗１１とが直列にアースと負電源との間に接続
されている。次にゲート制御回路５０の回路構成
を説明すると、キースイツチ回路２からの出力を
受けるゲート制御回路５０の入力端子は、抵抗５
１の一端であり、その他端はコンデンサ５２を介
してトランジスタ５３のベースに接続されてい
る。トランジスタ５３のコレクタは抵抗５４を介
して接地されるとともに、抵抗５５を介してベー
スに接続され、またコンデンサ５６，抵抗５７，
抵抗５８を介して負電源に接続されている。トラ
ンジスタ５３のエミツタは抵抗５８を介して負電
源に接続されている。コンデンサ５６と抵抗５７
との接続点は抵抗５９を介してトランジスタ６０
のベースに接続されている。トランジスタ６０の
ベースは抵抗６１とコンデンサ６２を介して接地
されていて、抵抗６１とコンデンサ６２との接続
点はダイオード６３と抵抗５８を介して負電源に
接続され、そのダイオード６３の方向性は抵抗５
８との接続側がアノードとなつている。トランジ
スタ６０のコレクタは抵抗６４を介して接地され
るとともに、コンデンサ６５と抵抗５８を介して
負電源に接続され、またダイオード６６を介して
トランジスタ６７のベースに接続され、その方向
性はトランジスタ６０のコレクタ側がアノードと
なつている。トランジスタ６７のコレクタは抵抗
６８を介して接地されるとともに、抵抗６９を介
してFET２１のゲート端子に接続されている。
またコンデンサ７０と抵抗５８とが直列にアース
と負電源との間に接続されている。

上記構成において楽音信号の伝達過程を説明す
ると、音源１により合成された楽音信号がキース
イツチ回路２により選択され、後段のフイルタ回
路３と、ゲート制御回路５０とへ伝えられる。フ
イルタ回路３を通過した楽音信号は、トランジス
タ８を介してFET２１のドレイン端子にまで達
している。これはキースイツチが押されている場
合であるから、キースイツチ回路２からゲート制
御回路５０へ入力された楽音信号が、トランジス
タ５３を介してトランジスタ６０をオン、オフ
し、コンデンサ６５の直流レベルを低下させ、ト
ランジスタ６７をオフにしてしまい、FET２１
のゲート端子へはハイレベルが送られることにな
る。よつて、FET２１はオンとなり、ドレイン
端子まで来ていた楽音信号がFET２１を介して
後段に伝えられ、最終的にスピーカ４１を鳴らす
ことになる。また、キースイツチ回路２により楽
音信号が選択されていない時は、雑音がFET２
１のドレイン端子まで来ているが、楽音信号がゲ
ート制御回路５０へ入力されなくて、せいぜい雑
音程度のものであるためトランジスタ６７をオフ
させるまでには至らず、FET２１のゲート端子
へはローレベルが送られ、FET２１はオフの状
態を続ける。よつて、後段に雑音が伝わることが
なく、雑音による不快な音をスピーカ４１より放
出することを防いでいる。また、電源投入後にお
いて、コンデンサ６５が抵抗６４を介して、ある
直流レベルまで充電されるまではトランジスタ６
７をオンしないため、ゲート制御回路５０への楽
音信号の入力の有無に関係なくFET２１はオン
していることになり、FET２１のドレイン端子
とソース端子の間に電位差が生じることはない。
よつて、今までのように電源投入とほぼ同時にゲ
ート制御回路５０が働き、キースイツチ回路２に
より楽音信号が選択されていない間は、FET２
１はオフしており、その両端のドレイン端子とソ
ース端子は各々の時定数で上昇し、電位差が生じ
てくるが、その両端に電位差が存在している過渡
期に楽音信号がキースイツチ回路２により選択さ
れると、ゲート制御回路５０が働きFET２１を
オンさせるため、両端の電位差のために急激な電
流変化が生じ、この時に発生する雑音がスピーカ
４１より下快な音として放出されるといつたこと
は完全に防ぐことができる。このように、本考案
の回路は、電源投入時より定常になるまでの間
FET２１をオンしておき、両端の電位差を生じ
させず、楽音信号が選択されても不快な音が出な
いように構成されている。

以上に詳述した通り、本考案の電子楽器は、電
源投入後すぐにキースイツチ回路により楽音信号
を選択した時に出る不快な音を取り除くことがで
き、実用上奏する効果は極めて大である。

【図面の簡単な説明】

図面は、本考案の一実施例を示す電気回路図で
ある。 図中、１は音源、２はキースイツチ回路、３は
フイルタ回路、２０はミユーテイング用ゲート回
路、３９は増幅器、４１はスピーカ、５０はゲー
ト制御回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 複数種類の楽音信号を出力する音源と、 その楽音信号を選択するキースイツチ回路と、 そのキースイツチ回路の後段に接続されたミユ
   ーテイング用ゲート回路と、 そのゲート回路からの楽音信号を増幅，放音す
   るための増幅器及びスピーカと、 前記キースイツチ回路からの楽音信号を検出
   し、前記ゲート回路へゲート制御信号を出力する
   ゲート制御回路とを備えた電子楽器において、 前記ゲート制御回路は、楽音信号の有無に関係
   なく電源投入後、前記ゲート回路を一定時間開放
   させるためのゲート制御信号を発生することを特
   徴とする電子楽器。