JPS62177677A

JPS62177677A - アトリビユ−ト制御方式

Info

Publication number: JPS62177677A
Application number: JP1785986A
Authority: JP
Inventors: Kenichi Sakuki; 賢一柞木; Taketoshi Yasumuro; 武寿安室
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-01-31
Filing date: 1986-01-31
Publication date: 1987-08-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕ラスタ走査方式を用いたビットマツプディスプレイのア
トリビュート制御方式において、アトリビュート領域の
座標データを含むアトリビュート情報が格納されるアト
リビュート領域指示メモリを設け、ビットマツプメモリ
の走査領域がアトリビュート領域指示メモリの指示する
アトリビュート領域内にあることを検出して画像データ
にアトリビュートをかける様にする。これにより極めて
少い容量のアトリビュート領域指示メモリを用いてアト
リビュート制御を行うことが出来る。

〔産業上の利用分野〕

本発明は、アトリビュート制御方式、特に、ラスタ走査
方式を用いたビットマツプディスプレイのアトリビュー
ト制御方式に関する。

ビットマツプディスプレイにおいては、画像を構成する
ドツトが各ドツト毎に管理され、これにより高解像度の
画像表示を行うことが出来る。

又、ディスプレイにおいては、表示された画面の所望の
特定領域にアトリビュート　（八ｔｔｒｉｂｕｔｅ　）
を持たせ、その所望の特定領域について高輝度表示、ブ
リンクス表示、輝度を反転するリーパース表示等のアト
リビュート表示をすることが行われている。そして、前
述のビットマツプディスプレイにおいても、その表示画
像にアトリビュートをかけることが行われている。

本発明は、このビットマツプディスプレイ、特にラスタ
走査方式を用いたビットマツプディスプレイのアトリビ
ュート制御方式に関する。

〔従来の技術〕

第５図は、従来のラスタ走査方式を用いたビ・ノドマツ
プディスプレイにおけるアトリビュート制御方式の構成
をブロック図で示したものである。

第５図において、２１０はビットマツプメモリで、表示
画面の各ドツトに対応したメモリ素子によって構成され
、対応するドツトのデータが格納される。

２２０　　（２２０Ａ〜２２ＯＮ）はアトリビュート用
メモリで、ビットマツプメモリと同じ容量を有し、アト
リビュートのを無を指示するデータが格納される。２２
０Ａ〜２２ＯＮは、高輝度、ブリンクス、リバース等の
各アトリビュートの種類毎に設けられたアトリビュート
用メモリである。

第６図は、アトリビュート用メモリ２００の一例を示し
たものである。斜線で示す領域Ａ、Ｂ。

Ｃがアトリビュートがかけられる領域で、アトリビュー
トの有無を指示するデータが格納される。

２３０はアトリビュート画像合成手段で、アトリビュー
ト用メモリ２２０から読み出されたデータに基づいて、
ビットマツプメモリ２１０から読み出された画像データ
にアトリビュートをかける。

２４０は表示手段で、ディスプレイ２４１を備え、アト
リビュートのかけられた画像を表示する。

２５１はアドレスカウンタ（ＣＲＴＣ）で、クロック発
生器２５２が発生したクロックを受け、Ｘ座標方向を主
走査方向としＸ座標方向を副走査方向とするラスタ走査
方式でビットマツプメモリ２１０をＸ座標方向及びＸ座
標方向に順次アクセスする為のＸアドレス及びＹアドレ
スを発生する。

２６０は、ＣＰＵである。２７１は、ＣＲＴＣ２５１と
ＣＰＵ２６０のＸアドレスを選択するマルチプレクサで
あり、２７２はＣＲＴＣ２５１とＣＰＵのＹアドレスを
選択するマルチプレクサである。これらの選択は、ＣＰ
Ｕ２６０からの選択信号により行われる。

２８１は、アトリビュート用メモリ２２０Ａ〜２２ＯＮ
のＸアドレスを選択するマルチプレクサであり、２８２
は、アトリビュート用メモリ２２０Ａ〜２２ＯＮのＹア
ドレスを選択するマルチプレクサであり、２８３は、ア
トリビュート用メモリ２２０Ａ〜２２ＯＮの出力データ
を選択してアトリビュート画像合成手段２３０に供給す
るマルチプレクサである。これらの選択は、ＣＰＵ２６
０からの選択信号により行われる。

この構成において、先ずマルチプレクサ２７１及び２７
２がＣＰＵ２６０のＸ及びＹアドレスを選択し、表示す
べき画像のデータをビットマツプメモリ２１０に格納す
る。同様に、所望のアトリビュートに対応するアトリビ
ュート用メモリ２２０Ａ〜２２ＯＮにそれぞれのアトリ
ビュートデータを格納する（回路構成は図示せず）。

次に表示する画像にアトリビュートをかける場合は、マ
ルチプレクサ２７１及び２７２にＣＲＴＣ２５１の発生
するＸ及びＹアドレスを選択させて、ビットマツプメモ
リ２１０に供給する。又、マルチプレクサ２８１〜２８
３により、所望するアトリビュート用メモリを選択する
。いま、第６図の領域Ａ−Ｃを高輝度表示するアトリビ
ュート用メモリ２２０Ａが選択されたとする。

ビットマツプメモリ２１０及びアトリビュート用メモリ
２２０Ａは、ＣＲＴＣ２５１から人力されたＸ及びＹア
ドレスにより、Ｘ座標方向を主走査方向としＸ座標方向
を副走査方向とするラスタ走査方式で同期して走査され
、その各出力データはアトリビュート画像合成手段２３
０に供給される。

アトリビュート画像合成手段２３０は、アトリビュート
用メモリ２２０Ａから供給されたアトリビュートデータ
に基づいて、ビットマツプメモリ２１０から供給された
画像データにアトリビュートをかけ、表示手段２４０に
供給する。

これにより、表示手段２４０のディスプレイ２４１に第
６図の領域Ａ−Ｃの部分にアトリビュートのかけられた
画像、即ち領域Ａ−Ｃの部分が高輝度表示された画像が
表示される。

マルチプレクサ２８１〜２８３でアトリビュート用メモ
リ２２０Ａ〜２２ＯＮの何れかを選択することにより一
ビツトマツプメモリ２１０から読み出される画像データ
に所望する任意のアトリビュートをかけることが出来る
。

〔発明が解決しようとする問題点〕

従来のラスタ走査方式を用いたビットマツプディスプレ
イのアトリビュート制御方式においては、前述の様に、
ビットマツプメモリと同じ容量のアトリビュート用メモ
リが必要であった。そして、アトリビュートの情報が増
えると、その増えた情報数だけアトリビュート用メモリ
を増加する必要があった。

アトリビュート用メモリはビットマツプメモリと同じく
大きな容量である為、前述のアトリビュート制御方式で
は、アトリビュートの情報が増えると、アトリビュート
用メモリの容量が大容量のものになるという問題があっ
た。

本発明は、ラスタ走査方式を用いたビットマツプディス
プレイのアトリビュート制御方式において、少ない容量
でアトリビュート用メモリを構成すると共に、アトリビ
ュート情報が増えてもアトリビュート用メモリの容量の
増加を大幅に低減する様にしたアトリビュート制御方式
を提供することを目的とする。

〔問題点を解決する為の手段〕

従来のアトリビュート制御方式における前述の問題点を
解決する為に本発明が講じた手段を、第１図を参照して
説明する。

第１図は、本発明の基本構成をブロック図で示したもの
である。

第１図において、ビットマツプメモリ２１０、アｌ−Ｉ
Ｊビュート画像合成手段２３０、表示手段２４０、ディ
スプレイ２４１は、第５図のものと同じである。

１００はアトリビュート制御情報発生手段で、表示画像
に所定のアトリビュートをかけるアトリビュート制御情
報を発生する。

アトリビュート制御情報発生手段１００において、１１
０はアトリビュート領域指示メモリで、アトリビュート
領域の座標データを含むアトリビュート情報が格納され
る。

１２０はアトリビュート制御情報発生部で、ビットマツ
プメモリ２１０の走査領域がアトリビュート領域指示メ
モリｌｌＯの指示するアトリビュート領域内にあるか否
かを検出してアトリビュート制御情報を発生する。

〔作　用〕

アトリビュート領域指示メモリ１１０には、アトリビュ
ート情報としてアトリビュート領域を指示するデータが
格納される。例えば、アトリビュート領域が矩形の場合
は、その−頂点の座標Ｘｉ及びＹｉ並びに各座標方向の
幅ΔＸｉ及びΔＹｉ、アトリビュートの有無を指示する
各データが格納される。これらのデータに要するビット
数はＳＪｆ　域内のドツト数に比較して漏かに少ないの
で、領域数が多くても、従来のアトリビュート用メモリ
よりも大幅にメモリ容量を減少させることが出来る。

従って、アトリビュートの情報の増加によりアトリビュ
ート領域指示メモリ１１０の数を増加しても、そのメモ
リ容量の増加を大幅に低減させることが出来る。

表示画像にアトリビュートをかけるときは、ラスタ走査
方式によりビットマツプメモリ２１０の画像データが読
み出されて、７１−リビュート画像合成手段２３０に供
給される。

一方、アトリビュート制御情報発生部１２０は、ビット
マツプメモリ２１０の走査領域がアトリビュート指示メ
モリ１１０の指示するアトリビュート領域内にあるか否
かを検出してアトリビュート制御情報を発生し、アトリ
ビュート画像合成手段２３０に供給する。

アトリビュート画像合成手段２３０は、アトリビュート
制御情報発生部１２０から供給されたアトリビュート制
御情報に基づいてビットマツプメモリ２１０から供給さ
れた画像データにアトリビュートをかけ、表示手段２４
０に供給してそのディスプレイ２４１にアトリビュート
のかけられた画像を表示する。

以上の様にして、少ない容量でアトリビュート指示メモ
リを構成することが出来、アトリビュート情報が増えて
もアトリビュート指示メモリの容量の増加を大幅に低減
させることが出来る。

〔実施例〕

本発明の実施例を、第２図〜第４図を参照して説明する
。

第２図は本発明の一実施例の構成の説明図、第３図は同
実施例におけるアトリビュートｉＪ域の説明図、第４図
は同実施例に用いられるアトリビュート領域指示メモリ
である。

（Ａ）実施例の構成第２図において、ビットマツプメモリ２１０、アトリビ
ュート画像合成手段２３０、表示手段２４０、ディスプ
レイ２４１、アトリビュート制御情報発生手段１００、
アトリビュート領域指示メモリ１１０及びアトリビュー
ト制御情報発生部１２０については、第１図で説明した
通りである。

なお、アトリビュート領域指示メモリ１１０はアトリビ
ュート制御情報発生部１２０の内部に設けられているの
で、アトリビュート制御情報発生手段１００とアトリビ
ュート制御情報発生部１２０とは同じブロックで示され
ている。

２５１及び２５２は、第５図の２５１及び２５２と同様
なアドレスカウンタ（ＣＲＴＣ）及びクロック発生器で
ある。即ち、ＣＲＴＣ２５１は、クロック発生器２５２
が発生したクロックを受け、Ｘ方向を主走査方向としＹ
方向を副走査方向とするラスタ走査方式でビットマツプ
メモリ２１０をＸ方向及びＹ方向に順次アクセスする為
のＸアドレス及びＹアドレスを発生する。

２６０はＣＰＵで、ビットマツプメモリ２１０やアトリ
ビュート領域指示メモリに対する各データの書き込みを
制御する。

２７１及び２７２は、第５図の２７１及び２７２と同じ
マルチプレクサで、ＣＲＴＣ２５１及びＣＰＵ２６０か
ら供給されるＸ及びＹアドレスの一方を選択して、ビッ
トマツプメモリ２１０に供給する。

アトリビュート領域指示メモリ１１０は、アトリビュー
ト領域のＹ座標方向のアトリビュート情報を格納するＹ
座標指示メモリ１１０Ｙ及びＸ座標方向のアトリビュー
ト情報を格納するＸ座標指示メモリ１１０Ｘで構成され
る。

Ｙ座標指示メモリｌｌ０Ｙの各エントリは、７７５７部
及びＹレングス部を備えている。Ｙレングス部には、各
アトリビュート領域のＹ座標方向の始点及び終点によっ
て区分された各区間のレングス値ΔＹｉ　　（ｔ＝ｌ〜
ｎ）が格納される。７７５７部には、Ｙ座標方向の各区
間における７トリビユートＨ域の有無を指示するフラグ
Ｆ７□（ｉ＝１〜ｎ）が格納される。

Ｘ座標指示メモリｌｌ０Ｘの各エントリは、Ｘフラグ部
及びＸレングス部を備えている。Ｘレングス部には、各
アトリビュートＳＪＴ域のＸ座標方向の始点及び終点に
よって区分された各区間のレングス値ΔＸｉ　　（ｉ＝
１〜ｍ）が格納される。Ｘフラグ部は前記Ｙ座標方向の
区間数ｎと同じｎ個のＸフラグ部を有し、各Ｘフラグ部
には、対応するＹ座標方向の区間においてＸ座標方向の
各区間に関するアトリビュート領域の有無を指示するフ
ラグＦＩＢ；　　（ｊ＝１〜ｍ、ｉは対応するＹ座標方
向の区間の番号）が格納される。

Ｙ座標指示メモリｌｌ０Ｙ及びＸ座標指示メモリｌｌ０
Ｘの一実施例を、第３図及び第４図を参照して説明する
。

第３図において、ＭＥＭはビットマツプメモリ２１０と
同じメモリ領域を示し、Ａ−Ｃはアトリビュートのかけ
られるアトリビュート領域を示す。

ΔＹ１〜ΔＹ７は各アトリビュート領域Ａ−ＣのＹ座標
方向の始点及び終点によって区分された各区間のレング
ス値を示す。従って、この実施例ではｎ＝７である。な
お、ΔＹ、〜ΔＹ、は、対応する各区間を示す場合にも
用いられるものとする。

ΔＸ１〜ΔＸ６は、各アトリビュート領域のＸ座標方向
の始点及び終点によって区分された各区間のレングス値
を示す。従って、この実施例ではｍ＝６である。なお、
ΔＸＩ〜Δｘ６は、対応する各区間を示す場合にも用い
られるものとする。

第４図（Ａ）は、Ｙ座標指示メモＩＪ　１１０　Ｙを示
したものである。各エントリのＹレングス部にはΔＹ、
〜ΔＹ７がＹ座標方向の順番に格納される。

区間ΔＹＩ　、ΔＹ５及びΔＹ７にはアトリビュート領
域Ａ−Ｃが何れも存在せず、その他の区域ΔＹ２　、Δ
Ｙ３　、ΔＹ４及びΔＹ６にはアトリビュート領域が存
在する。従って、各区間ΔＹ１〜ΔＹ７に対応するＸフ
ラグ部には、フラグＦｙ＋〜Ｆ’ｙ７として図示の様に
“０，１，１，１，０，１゜０”が格納される。なお、
フラグＦｖ＋〜Ｆ’／７は、対応する各Ｘフラグ部を示
す場合にも用いられるものとする。

第４図（Ｂ）は、Ｙ座標指示メモリｌｌ０Ｘを示したも
のである。各エントリのＸレングス部には、ΔＸＩ〜Δ
Ｘ６がＸ座標方向の順番に格納される。

区間ΔＹ、においては、そのＸ座標方向の各区間ΔＸ、
〜ΔＸ６の何れにもアトリビュート領域は存在しない。

従って、区間ΔＹ１におけるＸ座標方向の各区間に関す
るＸフラグ部ＦＸＩＩ〜ＦＸｌ＆には、図示の様にフラ
グｏ、ｏ、ｏ、ｏ、ｏ。

０”が格納される。区間ΔＹ２においては、そのＸ座標
方向の区間ΔＸ２にアトリビュート領域ｌ域が存在し、
その他の区間ΔＸＩ　　？ΔＸ３〜ΔＸｂには存在しな
い。従って、区間ΔＹ２におけるＸ座標方向の各区間に
関するＸフラグ部Ｆｘｚ＋〜Ｆ１１２６には、図示の様
にフラグ０，１，０，０，０゜０”が格納される。以下
同様にして、区間ΔＹ３〜ΔＹ７におけるＸ座標方向の
各区間に関するＸフラグ部には、図示の様に、“０，１
，０，１゜１．０”、“０，０．Ｑ、１．Ｉ、０”、“
０゜ｏ、ｏ、ｏ、ｏ、ｏ″、”０，１，１，１，０゜０
”及び“ｏ、ｏ、ｏ、ｏ、ｏ、ｏ”がそれぞれ格納され
る。

アトリビュート制御情報発生部１２０において、１１１
はＸアドレスカウンタで、Ｙ座標指示メモリ１１０Ｙ内
の各エントリをアクセスするアドレスを発生する。

１２２はＹレングスカウンタで、ＣＲＴＣ２５１より供
給されたビットマツプメモリ２１０のＹ座標方向を走査
するＹアドレスのクロックをカウントし、そのカウント
値がＹ座標指示メモリ１１０ＹのＹレングス部より読出
されたレングス値ΔＹｉに達すると出力を発生し、Ｘア
ドレスカウンタ１２１のアドレスを“１”だけカウント
アツプすると共に、マルチプレクサ１２３を切替える。

マルチプレクサ１２３には、Ｘ座標指示メモリ１１０Ｘ
の各Ｘフラグ部ＦＸｉｊ　（ｉ＝１〜ｎ）から読み出さ
れたフラグが入力される。

１２４はＸアドレスカウンタで、′Ｘ座標指示メモリｌ
ｌ０Ｘ内の各エントリをアクセスするアドレスを発生す
る。

１２５はＸレングスカウンタで、ＣＲＴＣ２５１より供
給されたビットマツプメモリ２１０のＸ座標方向を走査
するＸアドレスのクロックをカウントし、そのカウント
値がＸ座標メモリ１１０ＸのＸレングス部より読出され
たレングス値ΔＸｉに達すると出力を発生し、Ｘアドレ
スカウンタ１２４のアドレスを“１”だけカウントアツ
プさせる。

１２６はアンド回路で、一方の入力端子にはＹ座標指示
メモリ１１０Ｙの各Ｙフラグ部から読出されたフラグＦ
Ｙｉが供給され、他方の入力端子にはマルチプレクサ１
２３で選択されたＸ座標指示メモリ１１０ＸのＸフラグ
部のフラグＦ　ｘｉｊが供給され、その出力即ちアトリ
ビュート制御情報は、アトリビュート画像合成手段２３
０に供給される。

（Ｂ）実施例の動作実施例の動作を、第３図に示されるアトリビュート領域
の場合を例にとって説明する。従って、Ｙ座標指示メモ
リ１１０Ｙの内容は第４図（Ａ）に示すものとなり、Ｘ
座標指示メモリ１１０Ｘの内容は第４図（Ｂ）に示すも
のとなる。

ＣＰＵ２６０は、マルチプレクサ２７１及び２７２をＣ
ＰＵ側に切替え、表示すべき画像のデータをビットマツ
プメモリ２１０に格納する。同様に、アトリビュート指
示メモリ１１０のＹ座標指示メモリ１１０Ｙ及びＸ座標
指示メモリｌｌ０Ｘに第３図の各アトリビュート領域Ａ
〜Ｃに対応して第４図（Ａ）及び（Ｂ）に示すアトリビ
ュート領域の情報を格納する（回路構成は図示せず）。

表示する画像にアトリビュートをかける場合は、マルチ
プレクサ２７１及び２７２にＣＲＴＣ２５１の発生する
Ｘ及びＸアドレスを選択させて、ビットマツプメモリ２
１０に供給する。

ビットマツプメモリ２１０は、ＣＲＴＣ２５１から入力
されたＸ及びＸアドレスによりＸ座標方向を主走査方向
としＸ座標方向を副走査方向とするラスタ走査方式で走
査され、その出力データはア）　ＩＪビュート画像合成
手段２３０に供給される。

ＣＲＴＣ２５１のＸアドレスはＸレングスカウンタ１２
２に供給され、ＸアドレスはＸレングスカウンタ１２５
に供給される。

Ｘレングスカウンタ１２２には、最初Ｙレングス部ΔＹ
、のレングス値ΔＹ１が入力され、Ｘレングスカウンタ
１２５には、最初Ｘレングス部ΔＸ、のレングス値ΔＸ
Ｉが入力される。又、マルチプレクサ１２３は、Ｙレン
グス部ΔＹ、に対応するフラグ部Ｆｘ＋Ｊ　（ｊ＝１〜
６）の入力を選択する。

Ｘレングスカウンタ１２５は、ＣＲＴＣ２５１より入力
されたＸアドレスのクロックをカウントし、ΔＸ、に達
するとＸアドレスカウンタ１２４を“１″だけカウント
アツプして次のエントリのＸレングス部のＸレングス値
ΔＸ２を読出す。以下同様に、Ｘレングスカウンタ１２
５のカウント値がΔＸｉに達するとＸアドレスカウンタ
１２４を“１″だけカウントアツプして次のエントリの
Ｘレングス部のＸレングス値Δｘｉ−＋を読出すことを
繰返してＸ座標方向の一列目の走査を終了する。−列目
の走査が終了するとＣＲＴＣ２５１のＸアドレスが“１
”だけ増加して次の列の走査に入り、前述の走査処理を
繰返して二列目の走査が行われる。これらの走査は、ビ
ットマツプメモリ２１０のＸ及びＸ座標方向の走査と同
期して行われる。以上の走査は、ＣＲＴＣ２５１のＸア
ドレスがΔＹ、の区域にある期間中は同じ様に繰返され
る。

ＣＲＴＣ２５１のＸアドレスがΔＹ、以内にあるときは
、Ｙ座標指示メモリ１１０ＹのＹフラグ部ＦＹ、のフラ
グ０”がアンド回路１２６の一方の入力端子に供給され
、他方の入力端子にはＸ座標メモリ１１０ＸのＸフラグ
部ＦＸＩＩ〜Ｆ　ＸＩ６のフラグｏ、ｏ、ｏ、ｏ、ｏ、
ｏ”が順次供給される。従って、アンド回路１２６の出
力するアトリビュート制御情報は“Ｏ”となる。

アトリビュート画像合成手段２３０は、アトリビュート
制御情報が“０”のときは、ビットマツプメモリ２１０
より入力された画像データにアトリビュートをかけず、
そのまま表示手段２４０に供給して表示させる。

ＣＲＴＣ２５１のＸアドレスがΔＹ１に達すると、Ｘレ
ングスカウンタ１２２は、Ｘアドレスカウンタ１２１の
アドレスを“１”だけカウントアツプして次のエントリ
のＹレングス部のレングス値ΔＹ２を読出す。それと共
に、マルチプレクサ１２３を切替えて、Ｘ座標指示メモ
リ１１０ＸのΔＹ２に対応するフラグ部Ｆ８□、（ｊ＝
１〜６）のフラグを選択させる。

Ｘアドレスカウンタ１２４及びＸレングスカウンタ１２
５は、前述と同様にしてΔＸＩ〜ΔＸ６を順次走査し、
Ｘ座標方向の走査を行う。

ＣＲＴＣ２５１のＹアドレスがΔＹ２の区間内にあると
きは、Ｙ座標指示メモリｌｌ０ＹのＹフラグ部ＦＹ、の
フラグ１”がアンド回路１２６に供給される。一方、Ｘ
座標指示メモリｌｌ０Ｘからは、Ｘフラグ部Ｆ　Ｘ□１
〜ＦＸ□６のフラグ″０゜ｉ、ｏ、ｏ、ｏ、ｏ”が、各
Ｘ座標方向の走査毎にアンド回路１２６に供給される。

この結果、アンド回路１２６からは、ＹアドレスがΔＹ
２を走査中であるときＸ座標方向のΔＸ２の区間におい
てアトリビュートをかけるアトリビュート制御情報がア
ｌ−ＩＪビュート画像合成手段２３０に供給される。

アトリビュート画像合成手段２３０は、このアトリビュ
ート制御情報を受けると、ビットマツプメモリ２１０か
ら入力された画像データにΔＸ２の区間だけアトリビュ
ートをかけて表示手段２４Ｏ供給する。

以下同様にして、ΔＹ３〜ΔＹ７の各区間におけるＸ座
標方向の走査が順次繰返される。これらの走査によりＹ
アドレスがΔＹ３内にある区間ではΔＸ２　、ΔＸ４及
びΔＸ５の区間でアトリビュートがかけられ、Δｙ、の
区間ではΔＸ４及びΔＸ、の区間でアトリビュートがか
けられ、ΔＹ。

の区間では何もアトリビュートがかけられず、ΔＹ６の
区間ではΔＸ２〜ΔＸ４の区間でアトリビュートがかけ
られ、ΔＹ７の区間では何もアトリビュートがかけられ
ない。

この結果、表示手段２４０のディスプレイ２４１には、
第３図に示す様に、領域Ａ〜Ｃにおいてアトリビュート
のかけられた画像が表示される。

以上、Ｘ座標指示メモリ１１０Ｘが１個の場合の実施例
について説明したが、複数種類のアトリビュートをかけ
るときは、各アトリビュートの種類毎にＸ座標指示メモ
リを設け、これらを第５図に示す様なマルチプレクサ２
８１〜２８３により切替える様にすればよい。

又、アトリビュート領域は矩形領域に限定されるもので
なく、各種形状の領域及びこれら各種形状領域の組合さ
れたものを用いることが出来る。

以上に様にして、少ない容量のアトリビュート領域指示
メモリを用いて、従来と同様のアトリビュート制御を行
うことが出来る。

いま、ビットマツプメモリ２１０の容量が１１０２４Ｘ
１０２４＝１０４８５７６＝Ｉビツトであると、従来の
アトリビュート制御方式では、各アトリビュート毎にア
トリビュート領域の多少に関係なくビットマツプメモリ
と同じ１Ｍビットのアトリビュート用メモリを必要とし
た。

これに対し、本発明のアトリビュート制御方式によれば
、第３図の場合を例にとると、ΔＹｉ及びΔＸｉのビッ
ト敗は、１０２４＝２”であるので１０ビツトでよく、
各フラグＦ　Ｘｉ　＋　Ｆ　Ｙｉはｌビットでよい。従
って、Ｙ座標指示メモリ１１０Ｙの容量は（１０＋１）
Ｘ７＝７７ビツトであり、Ｘ座標指示メモリ１１０Ｘの
容量は（１０＋１Ｘ７）Ｘ６＝１０２ビツトであるので
、アトリビュート領域指示メモリ１１０の容量は、７７
＋１０２＝１７９ビツトの小容量でもよいことになる。

アトリビュート領域の個数が増加しても、アトリビュー
ト領域指示メモリ１１０の容量を従来のアトリビュート
用メモリに比べて大幅に低減させることが出来る。

〔発明の効果〕以上説明した様に本発明によれば次の諸効果が得られる
。

（イ）従来のアトリビュート用メモリよりも大幅に容量
の少いアトリビュート領域指示メモリを用いてアトリビ
ュート制御を行うことが出来る。

（ロ）アトリビュートの種類が増加してもメモリ容量の
増加を極めて低く抑えることが出来る。

（ハ）アトリビュート領域数が少いときはアトリビュー
ト領域指示メモリの容量を少くすることが出来る。

【図面の簡単な説明】

第１図・・・本発明の基本構成の説明図第２図・・・本
発明の一実施例の構成の説明図、第３図・・・同実施例
におけるアトリビュート領域の説明図、第４図・・・同実施例のアトリビュート領域指示メモリ
の説明図、第５図・・・従来のアトリビュート制御方式の説明図、第６図・・・従来のアトリビュート用メモリの説明図。第１図及び第２図において１００・・・アトリビュート制御情報発生手段、１１０
・・・アトリビュート領域指示メモリ、１１０Ｘ・・・
Ｘ座標指示メモリ、１１０Ｙ・・・Ｘ座標指示メモリ、
１２０・・・アトリビュート制御情報発生部、２１０・
・・ビットマツプメモリ、２３０・・・アトリビュート
画像合成手段、２４０・・・表示手段、２４１・・・デ
ィスプレイ。ＸＴ）”Ｌス木覧明の泰本蝙坂第１図泉把４乃１コｔ：：Ｈ＋ｉろアトリビ・斗ｌ姿仏め名兇
口月目算３図Ａ足束力１簑すビーーＦ扉メεリシ占ム月図第６図 △’ｙ’ｌ　　　　ＦＹ＋（Ａ）ｙ＆ａｍ元メモリ１１０Ｙ（Ｂ）×ん１木）１禾メモ、す１１０Ｘう５芳う々軸１
７ドレスタ負月憔指示メＬ・１めさ労−口月回第４図

Claims

【特許請求の範囲】ラスタ走査方式で表示されるビットマップメモリ（２１
０）と、アトリビュート制御情報発生手段（１００）と
、アトリビュート制御情報発生手段（１００）から供給
されるアトリビュート制御情報に基づいてビットマップ
メモリ（２１０）から入力された画像データにアトリビ
ュートをかけるアトリビュート画像合成手段（２３０）
を備えたビットマップディスプレイのアトリビュート制
御方式において、前記アトリビュート制御情報発生手段
（１００）が、（ａ）アトリビュート領域の座標データを含むアトリビ
ュート情報が格納されるアトリビュート領域指示メモリ
（１００）と、（ｂ）ビットマップメモリ（２１０）の走査領域がアト
リビュート領域指示メモリ（１１０）の指示するアトリ
ビュート領域内にあるか否かを検出してアトリビュート
制御情報を発生するアトリビュート制御情報発生手段（
１２０）、を備えていることを特徴とするアトリビュート制御方式
。